Scaler FPLL Set 调整

一 屏参数的确定和调整

1. 基本参数的确定：

首先拿到该屏对应的spec(虽然有时屏spec不一定与屏实际特性相符,但我们还是应该首先以屏spec为准调试), 确认屏参中HTT/VTT/DCLK值设定是否与spec一样(若非特殊情况,请一定改成与spec一致), 确认屏参中关于屏PAL<->NTSC输出方式(Change VTT or Change DCLK,详见下图)的设定是否与屏spec符合

如下图所示panel只能接受Change DCLK mode,因其HTT/VTT max都不够50hz时要求的值那么大.

下面这种就是只支持Change VTT mode都panel,同时其DCLK range较窄, 不能走Change DCLK mode. 有的屏可能同时support change VTT or DCLK mode, 那选择那种模式应该都是可以的。 根据屏所能支持的Mode, 修改屏参如下部分

MS_U32 m_dwPanelMaxSET; ///< define PANEL_MAX_SET MS_U32 m_dwPanelMinSET; ///< define PANEL_MIN_SET

APIPNL_OUT_TIMING_MODE m_ucOutTimingMode; ///

MS_U8 m_bPanelNoiseDith :1; ///< PAFRC mixed with noise dither disable } PanelType;

确定屏的PAL<->NTSC切换方式后，就可以设定屏参中max/min set了，MAX/MIN首先在Spec中会明确的给出，另外，我们还得考虑屏参中的MAX/MIN Vfreq对应的DCLK范围，综合两个范围的最大最小值，以得到能同时满足spec中DCLK和vfreq的Max/min set. 以如下的屏为例：

Spec中给出的MAX/MIN DCLK = 86Mhz/50Mhz，若此屏的PAL<->NSTC切换采用change VTT mode，则通过Output Vfreq 拿到的MIN DCLK = 1648 * (810*60/50) * 47 = 75.3M, MAX

DCLK= 1648 * 810 * 63 = 84.0M，其中810*60/50为Change VTT mode下50hz ouput时的VTT值，所以最后我们拿到的屏参中应设定的 MAX/MIN Set = Set value of 84M/75.3Mhz

二：屏参的FPLL Maxset and Minset 调整

一般的PDP panel，通常其可接受的Frame Rate的范围都是比较小，一般会参考Panel 的Datasheet, 先使用Freerun Timing 让OSD Show 出来，手动的调整SET 值找出可用的范围，例如说，SET 值调整到一定程度，PANEL 上的OSD 可能变暗或者闪烁或者是黑屏等，就可以手动的确定出这个范围是多少，这样Scaler送出的SET 都会维持在这个范围内就能保证PANEL 显示正常，通常称为Safe Zone

如下图，Default SET 是根据默认屏参计算出来的（PANEL H*PANEL W*Frame）

实验步骤如下：

1. Reg_frame_lpll_en: BK0x1031_0C[3]=0 （16bit address)

2. Reg_lpll_set: BK0x1031_0F,BK0x1031_10 (16bit address)) 调整:手动调整SET 值，观察

OSD 找出Max/Min Set 注意调整SET 低位值时候需要将高位值 重新敲下。

3 找出Max/Min SET 值之后，将该值写入屏参

MS_U32 m_dwPanelMaxSET; ///< define PANEL_MAX_SET MS_U32 m_dwPanelMinSET; ///< define PANEL_MIN_SET

APIPNL_OUT_TIMING_MODE m_ucOutTimingMode; ///

MS_U8 m_bPanelNoiseDith :1; ///< PAFRC mixed with noise dither disable } PanelType;

注意6M48 需要将调整得到的值除以2， 6M18X 可以直接写入

本文来源：https://www.bwwdw.com/article/a7ig.html