基于FPGA的高速数据采集系统的设计

更新时间：2023-05-26 04:45:01 阅读量：实用文档文档下载

说明：文章内容仅供预览，部分内容可能不全。下载后的文档，内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的，是否完整无缺。

高速数据采集系统的原理与应用推荐度：
相关推荐

匦圈垂烫耍匦匝圜ＰＬＤ文章编号：１００８—０５７０（２００８）０１…２

Ｄｅｓｉｇ门ｏｆａＣＰＬＤＦＰＧＡ应用０２０９０３基于ＦＰＧＡ的高速数据采集系统的设计Ｈｉｇｈ—ｓｐｅｅｄＤａｔａＡｃｑｕｉｓｉｔｉｏｎＳｙｓｔｅｍＢａｓｅｄｏｎＦＰＧＡ

（中北大学电子测抛芰术国家重点实验室）朴现磊熊继军沈三民

ＰｊＡｏｘｔＡＮＬＥＩＸｌＯＮＧＪＩＪＵＮＳＨＥＮＳＡＮＭＩＮ

摘要：本文介绍了以ＦＰＧＡ为核心逻辑控制模块的高速数据采集系统。设计中采用了自预向下的方法，将ＦＰＧＡ依据功能划分为几个模块，详细论述了各模块的设计方法和控制流程。ＦＰＧＡ模块设计使用ＶＨＤＬ语言，在ＸｉｌｉｎｘＩＳＥ中实现软件设计和完成仿真。整个采集系统不但可实现２４路最大工作频率为５００ｋＨｚ的模拟信号采集，而且还能完成ｌ路系统内部信号的采集以达到自校验功能。

关键词：ＦＰＧＡ：数据采集：ＶＨＤＬ语言

中图分类号：ＴＮ４０９文献识别码：Ｂ

Ａｂｓｔｒａｃｔ：Ｔｈｅｈｉｇｈ—ｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｏｎＦＰＧＡ．ｗｈｉｃｈｉＳｔｈｅｃｏｒｅｌｏｇｉｃｃｏｎｔｒｏｌｍｏｄｕｌｅｏｆｔｈｅｓｙｓｔｅｍｉＳｉｎｔｒｏｄｕｃｅｄ．Ａｃｃｏｒｄｉｎｇｔｏｔｈｅｍｅｔｈｏｄｏｆｔｏｐ—ｄｏｗｎ．ＦＰＧＡｉＳｄｉｖｉｄｅｄｉｎｔｏｓｏｍｅｆｕｎｃｔｉｏｎａｌｍｏｄｕｌｅｓ．Ｔｈｅｄｅｓｉｇｎｉｎｇｍｅｔｈｏｄａｎｄｃｏｎｔｒｏｌｌｉｎｇｆｌｏｗｏｆｅａｃｈｍｏｄｕｌｅａｒｅｄｉｓｃｕｓｓｅｄｉｎｄｅｔａｉｌ．ＴｈｅＶＨＤＬｌａｎｇｕａｇｅｉＳ

ｏｆＸｉｌｉｎｘａｄｏｐｔｅｄｉｎｔｈｅＦＰＧＡｍｏｄｕｌｅ．ＳｏｆｔｗａｒｅｄｅｓｉｇｎａｎｄｓｙｓｔｅｍｓｉｍｕｌａｔｉｏｎｎｏｔａｒｅｃｏｍｐｌｅｔｅｄｉＵ

ｍａｘｉｍａｌｔｈｅｉｎｔｅｇｒａｔｉｏｎｃｉｒｃｕｍｓｔａｎｃｅＩＳＥ．Ｔｈｅｓｙｓｔｅｍｏｎｌｙｃａｎａｃｑｕｉｒｅ２４一ｒｏｕｔｅａｎａｌｏｇｓｉｇｎａｌｓｗｉｔｈ５００ｋＨｚｏｆｆｒｅｑｕｅｎｃｙ．ｂｕｔａｌｓｏｈａｓｔｈｅａｂｉｌｉｔｙｏｆｓｅｌｆ—ｃｈｅｃｋｂｙａｃｑｕｉｒｉｎｇ１一ｒｏｕｔｅｉｎｎｅｒｃｈａｎｎｅｌｓｉｇｎａｌｓ．

Ｋｅｙｗｏｒｄｓ：ＦＰＧＡ。ｄａｔａａｃｑｕｉｓｉｔｉｏｎ．ＶＩ－ＩＤＬｌａｎｇｕａｇｅ

　１引言

传统的数据采集系统，通常采用单片机或ＤＳＰ作为主要控

制模块，控制ＡＤＣ、存储器和其他外围电路的工作。随着数据采

集对速度性能的要求越来越高，传统采集系统的弊端就越来越

明显。单片机的时钟频率较低且需用软件实现数据采集。这使

得采集速度和效率降低，此外软件运行时间在整个采样时间中

也占很大的比例。而ＦＰＧＡ（现场可编程门阵列１有单片机无法

比拟的优势。ＦＰＧＡｌ时钟频率高，内部延时小，全部控制逻辑由

硬件完成，速度快、效率高。在此技术基础上，为了满足数据采

集对速度的要求，本文就着重介绍了一种基于ＦＰＧＡ。采用

ＶＨＤＬ硬件描述语言设计实现的高速数据采集系统。开关闭合时采集系统内部１路预知信号完成系统自检功能；“采集开始”开关有效时，系统开始对２４路模拟信号进行采集，当“系统自检”开关和“采集开始”同时有效时，对系统进行复位。

２系统的整体硬件设计

本数据系统以ＦＰＧＡ为中心、主要包括数据采集电路、通

信接口电路、电源模块等几部分。其中中心控制逻辑主要负责

产生各部分的控制信号．完成对整个系统的逻辑控制和对来自

面板的工作模式控制信号的软件消抖，并对所采数据进行编祯

处理，电源模块为该系统供电的同时，也为前端传感器提供了

＋９Ｖ的供电电源

系统采用６０ＭＨｚ晶振输入，模式控制信号来自面板上的

控制开关，分别产生系统自检、采集开始、及手动复位三个控制

信号。系统的原理框图如图１所示：

面板上有三个控制开关．分别为“复位”开关ＲＳＴ，“系统自

检”开关Ｓｌ和“采集开始”开关ＳＴＡＲＴ。ＲＳＴ信号为外部的手动

复位，当拨至高电平时，对系统所有的计数器清零；“系统自检”图ｌ高速数据采集系统原理框图１．数据采集部该部分主要由一片高速ＡＤ芯片和一片Ａｈｅｒａ的ＦＰＧＡ构成。由于本系统设计采样速度最大为５０Ｍ，根据采样定理，采样频率至少应该在１００Ｍ以上，所以ＡＤ芯片采用的是ＭＡＸＩＭ公司的ＭＡＸｌ００。该芯片转换精度８位，１．８ｖ电源供电，低功耗，最高工作速度为２５０ＭＳＰＳ。经过测试可以很好的满足系统测试要求。通常在低速数据采集系统中常使用ＭＣＵ作为ＣＰＵ来控制。但在高速数据采集系统中，往往会受到ＭＣＵ的影响，而且随着速度的提高ＡＤＣ，ＲＡＭ，ＭＣＵ之间的时序同步问题也会显示出来。因此本系统使用了离速、多Ｉ／０口的ＦＰＧＡ芯片来控制ＡＤＣ和ＲＡＭ等，从而很好的解决了采样速度过高和时序同步的问题。

ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）是从ＰＡＬ。ＧＡＬ发展

朴现磊：硕士研究生

基金项目：本课题受国家自然科学基金重点项目（５０５３５０３０）资助而来的阵列型高密度ＰＬＯ器件，具有高密度，高速度，低功耗等特点。特别适合实现复杂的组合逻辑。根据系统要求，本系统万方数据　＠瞅霸邮局订眠８２躺３６０元，年＿２０９一

ＰＬＤＣＰＬＤＦＰＧＡ应用中文核心期刊《微计算机信息》（嵌入式与ＳＯＣ）２００８年第２４卷第１２期中使用的ＦＰＧＡ芯片型号为Ａｈｅｒａ公司的ＥＰＦｌ０Ｋ１０ＴＣｌ４４—３。电平有效，通过这三个信号就可以灵活的控制ＦＩＦＯ的读写。它的可用门数７０００个，最大用户Ｉ／Ｏ数１３４，计数器的工作频ＣＹＰＲＥＳＳ公司为ＥＺ—ＵＳＢ系列的芯片提供了固件程序和率可达２００ＭＨｚ。在该系统中ＦＰＧＡ实现的功能逻辑主要有：驱动程序模块和例程。固件程序与驱动程序可以独立的被调

（１）完成对来自面板的工作模式控制信号的软件消抖。试，且调试方便．相对于其它ＵＳＢ芯片，可以提高开发速度。（２）接收采集模式开关发出的开始采样信号ＳＴＡＲＴ。实现

对ＡＤＣ的控制．开始ＡＤ转换；３ＦＰＧＡ主要模块的逻辑实现

（３）当ＦＩＦＯ存储器半满时，发出一个ＨａｌｆＦｌａｇ信号，通知ＦＰＧＡ系统的硬件设计模块主要有消抖模块、采集模块两ＵＳＢ芯片可以读数，ＦＩＦＯ存储器为空时，发出一个ＥｍｐｔｙＦｌａｇ部分。采集模块又包括逻辑控制模块、时钟逻辑运算模块、时信号，提示ＵＳＢ芯片停止读数。钟生成模块等。下面主要就消抖和ＦＩＦＯ控制部分进行描述

ＦＰＧＡ的功能逻辑使用ＶＨＤＬ语言来实现，这是一种硬件和实现。

描述语言，主要用于描述数字系统的结构、行为、功能和接口。使１．消抖模块设计

用ＶＨＤＬ语言设计硬件电路时，可以使设计者免除编写逻辑表为了系统各工作状态更稳定，当ＦＰＧＡ接受到一个工作状达式或真值表的工作。这样使硬件电路设计的难度有了大幅度态信号时，启动一个计数器，若计数器能计到设置的最大值则的降低，从而可以提高工作效率，缩短硬件电路的设计周期。使认为该工作状态信号有效，否则认为无效。消抖的ＦＰＧＡ具体用ＶＨＤＬ语言实现的采集系统ＦＰＧＡ内部原理图如图２所示。实现方法如下所示

Ｌｐｒｏｃｅｓｓ（ｒｅｓｅｔ，ｆｏｓｃ）

×ｄＶＡＲＩＡＢＬＥｃｏｕｎｔ：ＩＮＴＥＧＥＲｒａｎｇｅ０ｔｏ５０；

百Ｄｂｅｇｉｎ

ｉｆｒｅｓｅｔ＝７０７ｔｈｅｎ

ｃｏｕｎｔ：＝０：

ＳＴａＹ）

叫ｏｕｔｃｈｅｃｋ＜＝７０’：

ｅｌｓｉｆｆｏｓｃｅｖｅｎｔａｎｄｆｏｓｅ＝’１ｔｈｅｎ

丘嚣蓝童卜——Ｅ三ｍｕ∞。…ｍ７。ｊｉｆｉｎｃｈｅｃｋ＝’０７ｔｈｅｎ

ｉｆｃｏｕｎｔ＜５０ｔｈｅｎ

　ｃｏｕｎｔ：＝ｃｏｕｎｔ＋ｌ：

图２ＦＰＧＡ内部逻辑原理图ｏｕｔｃｈｅｃｋ＜＝７０’：

图中共有两个模块，ｘｄ模块主要完成对输入信号的消抖，ｅｌｓｅ

能使系统工作更稳定。Ｓａｍｐｌｅ模块是本系统的核心部分，它主ｃｏｕｎｔ：＝ｃｏｕｎｔ；

要负责各部分的逻辑控制及ＡＤ采样数据的编祯处理。ｏｕｔｃｈｅｃｋ＜＝’１７：

２．通信接口部分ｅｎｄｉｆ；

通用串行总线ＵＳＢ是一种新型的通信标准．它具有使用ｅｌｓｅ

灵活，连接方便，通信速度快，能独立供电等特点。目前，越来越ｃｏｕｎｔ：＝０：

多的计算机外围设备开始采用ＵＳＢ的通信接口。由于本系统ｏｕｔｃｈｅｃｋ＜＝７０’：

采集速度高数据量大，因此，也采用了ＵＳＢ通信接口。ｅｎｄｉｆ：

目前生产ＵＳＢ芯片的厂商很多．主要的产品有ＣＹＰＲＥＳＳｅｎｄｉｆ；

公司的ＥＺ—ＵＳＢ，ＰＨＩＰＩＬＩＰＳ公司的ＰＤＵＳＢＤｌ２．ＮａｔｉｏｎａｌＳｅｍｉｅｎｄｐｒｏｃｅｓｓ；

ｃｏｎｄｕｃｔｏｒ公司ｒ的ＵＳＢ９６１Ｍ等。本设计采用的是ＣＹＰＲＥＳＳ公仿真结果如图３所示：

司的带８０５１内核单片机的ＥＺ—ＵＳＢ系列参ＣＹ７Ｃ６８０１３。该芯

Ｊ

片采用改进的８０５１内核，与标准的８０５１指令完全兼容，除此ｔ■一ｂ扯删姗咖哪嘲舯雕哪删眦姗哪哪卿嘲姗Ｉ哪哪嘲Ｈ螂恻Ｈ卿珊嘲ｍ哪嘲哪Ｈ嘲哪唧嘲ｉｐ耵ｃ№ｋ

之外内部还集成了存储器、智能ＵＳＢ接口引擎、ＵＳＢ收发模———］厂］ｌ

块、串行口等。、瑚黜蜊喇煳３ｊ［丑嘣９３ｊ［卿凇粼粼０３２ｃｃｃｃｃｃ瓣黜嘲啪删～．‘。。。。。●。。‘。。。‘‘。＿。１。。１。。。。●。‘‘。。。——！

’

在ＵＳＢ下芯片ＣＹ７Ｃ６８０１３和ＥＰＦｌ０Ｋ１０ＴＣｌ４４—３ＦＰＧＡ之图３消抖模块仿真图

间采用了ＦＩＦＯ（ＦｉｒｓｔｉｎＦｉｒｓｔｏｕｔＳＲＡＭ）芯片作为数据交换的缓由图３可以看出通过此方法可以消除因工作状态信号时抖冲连接，这样可以使ＵＳＢ接口芯片和ＦＰＧＡ之间的最大数据交动而引起的误操作．保证了系统工作的稳定性

换速度超过ＵＳＢ总线的速度，使之不会成为数据传输的瓶颈。２．Ｆ１ＦＯ控制模块设计

从而使ＦＰＧＡ和主机之间的数据传输速度只受ＵＳＢ协议限制。系统首先把采集到的数据缓存到ＦＩＦＯ里面，当存储达到

由于ＣＹ７Ｃ６８０１３芯片内嵌８位８０５ｌ处理器，因此使用两用户设定的余度时，便送出一个请求信号，通知ＵＳＢ芯片读取片ＦＩＦＯ芯片实现ＦＰＧＡ和ＵＳＢ接口之间的双向通信。ＦＩＦＯ芯数据。ＦＩＦＯ余度值的大小由用户自己设定，但此值原则上不能片选用具有１６Ｋｘ９ｂｉｔｓ内存的ＩＤＴ７２０６，从ＦＰＧＡ传输的数据过于接近ＦＩＦＯ的深度。因为在ＵＳＢ芯片响应这一请求信号，进首先保存在ＦＩＦＯ中，然后再由ＣＹ７Ｃ６８０１３带走．这样使数据行读数处理的过程中，ＦＰＧＡ仍在进行数据的采集和存储。如果的传输不会出现堵塞的情况。对与ＩＤＴ７２０６只具有双端数据总余度值过于接近ＦＩＦＯ深度，ＦＩＦＯ容易产生溢出的错误。因此本线和状态信号，没有地址总线，所以ＦＰＧＡ采用Ｉ／Ｏ译码的方式系统中以ＦＩＦＯ芯片ＩＤＴ７２０６的半满作为设定的余度，当直接访问ＦＩＦＯ。ＦＩＦ０的状态信号有空、半满和满，它们都是低ＩＤＴ７２０６存储数据达到其容量的一半时，ＦＰＧＡ就会送出一个请一２１０—３６０元／年邮局订阅号：８２．９４６万　方数据

匿墼壁堑鳖夔塑。隧鍪篓型．．ＰＬＤＣＰＬＤＦＰＧＡ应用求ＵＳＢ读取数据的信号。ＦＩＦＯ控制模块的信号有：异步清零（上接第２０２页）

ａｃｌｒ；读写数据ｑ／ｄａｔａ；读写使能ｒｄｅｎ／ｗｒｅｎ；空．／半满标志ｅｆ／ｈｆ。［３］付燕．基于ＳＯＣ的ＨＤＢ３编译码和帧同步电路．郑州大学学报．数据ｄａｔａ在写使能有效的情况下按照写时钟往ＦＩＦＯ里面存［４】段智海，黄智伟．基于ＣＰＬＤ—ＦＰＧＡ的数字通信系统建模与设

计．电子工业出版社．２００４．５

［５］卢毅，赖杰．ＶＨＤＬ与数字电路设计．科学出版社．２００１．４．

［６】侯伯亨，顾薪．ＶＨＤＬ硬件描述语言与数字逻辑电路设计．西

安电子科技大学出版社．２０００．５．

［７】管立新，沈保锁，柏劲松．帧同步系统的ＦＰＧＡ设计【Ｊ］微计算

机信息，２００６，９－２：１７７—１７８。

作者简介：王晓勇（１９７４一），男（蒙古族），内蒙古包头人，内蒙古工

］业大学在读研究生，专业是计算机应用技术．李健（１９６０一），男（汉

互压］（Ｄ［丑王匝豇ⅨＤ匝妊砸玎列互题ＸＤ至珏耍回匝妊贼厂］厂］广］厂］＿］厂］广］厂］厂］厂］厂］ｎ厂］

ｋｉ≯ｄａ８族），副教授，硕士研究生导师，中国通信学会高级会员。

¨ｈｆＪＵＵＢｉｏｇｒａｐｈｙ：ＷａｎｇＸｉａｏｙｏｎｇ（１９７４一），ｍａｌｅ（ｍｉｎｏｒｉｔｙｅｔｈｉｃ），—Ｂａｏｔｏｕ，ＩｎｎｅｒＭｏｎｇｏｌｉａＵｎｉｖｅｒｓｉｔｙｏｆＴｅｃｈｎｏｌｏｇｙ，ｐｏｓｔｇｒａｄｕａｔｅ，

ＣｏｍｐｕｔｅｒＡｐｐｌｉｃａｔｉｏｎ；Ｌｉ，Ｊｉａｎ（１９６０一），ｍａｌｅ（Ｈａｎｅｔｈｉｃ），

ＩｎｎｅｒＭｏｎｇｏｌｉａＵ．ｎｉｖｅｒｓｉｔｙｏｆＴｅｃｈｎｏｌｏｇｙ，ａｓｓｏｃｉａｔｅｐｒｏｆｅｓｓｏｒ，

图４ＦＩＦＯ控制模块仿真图ｔｕｔｏｒｏｆｐｏｓｔｇｒａｄｕａｔｅ，ａｄｖａｎｃｅｄｍｅｍｂｅｒｏｆｔｈｅＣｈｉｎａ

４结论ＣｏｍｍｕｎｉｃａｔｉｏｎＩｎｓｔｉｔｕｔｅ．

（０１００５１内蒙古呼和浩特内蒙古工业大学信息工程学院）

本文完成高速、多通道的数据采集系统的ＦＰＧＡ设计．该系王晓勇李健

统具有电路简单、体积小等优点。利用ＥＤＡ工具和语言对（ＤｅｐａｒｔｍｅｎｔｏｆｉｎｆｏｒｍａｔｉｏｎａｎｄｅｎｇｉｎｅｅｒｉｎｇＩｎｎｅｒＭｏｎｇｏｌｉａＦＰＧＡ进行设计、仿真和验证，这便于设计的修改和优化，大大ＵｎｉｖｅｒｓｉｔｙｏｆＴｅｃｈｎｏｌｏｇｙ，Ｈｏｈｅｈｏｔ０１００６２）

缩短了产品的开发设计周期。由ＦＰＧＡ具有在线编程的特点可ＷａｎｇＸｉａｏＹｏｎｇＬｉＪＬａｎ

以依据现场的具体隋况，对ＦＰＧＡ的内部逻辑配置进行修改，进通讯地址：（０１００５１内蒙古内蒙古工业大学５＃２０８宿舍）王晓勇一步增加了系统应用的灵活性，经测试该设计达到了满意的效（收稿日期：２００７．１０．１３）（修稿日期：２００７．１２．１５）果，是一种比较理想的多通道、高速数据采集方案。　

文章创新点：（上接第２０４页）

本文设计的基于ＦＰＧＡ的高速数据采集系统能完成多通【２］ＸｉｌｉｎｘＣｏｒｐｏｒａｔｉｏｎ．Ｋ９ｆ１２９０８ｄａｔａｓｈｅｅｔ【ＥＢ／ＯＬ］；ｈｔｔｐ：ｌｌｗｗｗ．ｘｉｌｉｎｘ．道。高速模拟信号的实时采集．可用于对高速、大容量设备ｃｏｍ，２００１２１１２０８．

的测试。［３】曲震宇，刘胜辉等．基于ＣＰＬＤ的高速数据采集系统控制模块参考文献：的设计与实现．哈尔滨理工大学学报．２００６年第１１卷第３期：［１】李业德，贾莹，李玉芬．ＵＳＢ数据采集及传输模块的设计．山东７６～７７

理工大学学报（自然科学版），２００３，１７（２）：１９—２１［４】滕岩峰，周雪峰等．带ＵＳＢ接口的１００ＭＨｚ高速数据采集系统［２］ＣＹＲＥＳＳ．ＥＺ—ＵＳＢＴｅｃｈｎｉｃａｌＲｅｆｅｒｅｎｃｅＭａｎｕａｌＭａｙ２０００的设计与实现．阴微计算机信息．２００６，２０：２２７～２２９

『３］张伟，韩一明，吴新玲．基于ＦＰＧＡ的高速数据采集系统的设计作者简介：李海宏，男，汉族，１９８１年４月出生，山西榆次人，中［Ｊ］．电力情报，２００２，４（３）：４６４９．北大学硕士研究生；研究方向：精密仪器及机械；刘文怡，男，汉作者简介：朴现磊，男，汉族，１９８０年１２月出生，河南开封人，中族．１９７０年１月出生．中北大学博士研究生；专业：现从事微系统北大学硕士研究生；研究方向：微系统集成。熊继军，男，汉族，集成方面的研究。

１９７１年８月出生，教授，清华大学博士；专业：精密仪器及机械；Ｂｉｏｇｒａｐｈｙ：ＬｉＨａｉｈｏｎｇ，ＧｒａｄｕａｔｅｏｆＮｏａｈＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎａ，现从事ＭＥＭＳ、微系统集成等领域的研究。ｍａｊｏｒｉｎｐｒｅｃｉｓｉｏｎｉｎｓｔｒｕｍｅｎｔａｎｄｍａｃｈｉｎｅｒｙ．ＬｉｕＷｅｎｙｉ，ａｓｓｏ—Ｂｉｏｇｒａｐｈｙ：ＰｉａｏＸｉａｎｌｅｉ，ＧｒａｄｕａｔｅｏｆＮｏａｈＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎａ，ｃｌａｒｅｐｒｏｆｅｓｓｏｒ，ｍａｊｏｒｉｎｍｅａｓｕｒｅｍｅｎｔｔｅｃｈｎｏｌｏｇｙａｎｄｉｎｓｔｒｕ－ｍａｊｏｒｉｎｐｒｅｃｉｓｉｏｎｉｎｓｔｒｕｍｅｎｔａｎｄｍａｃｈｉｎｅｒｙ．ＸｉｏｎｇＪｉｊｕｎ，ｍｅｎｔ，ｎｏｗｓｐｅｃｉａｌｉｚｅｉｎｄｙｎａｍｉｃｔｅｓｔａｎｄｈｉｇｈ－ｓｐｅｅｄｓｉｇｎａｌａｃ—ｐｒｏｆｅｓｓｏｒ，ｍａｊｏｒｉｎｐｒｅｃｉｓｉｏｎｉｎｓｔｒｕｍｅｎｔａｎｄｍａｃｈｉｎｅｒｙ，ｎｏｗｑｕｉｓｉｔｉｏｎ．

ｓｐｅｃｉａｌｉｚｅｉｎＭＥＭＳａｎｄＭｉｃｒｏ－Ｓｙｓｔｅｍｉｎｔｅｇｒａｔｉｏｎ．（０３００５１山西太原中北大学电子测试技术国家重点实验室）（０３００５１山西太原中北大学电子测试技术国家重点实验室）李海宏刘文怡张彦军

朴现磊熊继军沈三民

（ＮａｔｉｏｎａｌＫｅｙＬａｂｏｒａｔｏｒｙｆｏｒＥｌｅｃｔｒｏｎｉｃＭｅａｓｕｒｅｍｅｎｔ（ＮａｔｉｏｎａｌＫｅｙＬａｂｏｒａｔｏｒｙｆｏｒＥｌｅｃｔｒｏｎｉｃＭｅａｓｕｒｅｍｅｎｔＴｅｃｈ－

ＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎａＴａｉｙｕａｎ，ＳｈａｎｘｉＰｒｏｖｉｎｃｅ，

Ｔｅｃｈｎｏｌｏｇｙ，ＮｏｒｔｈＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎａＴａｉｙｎａｎ，Ｓｈａｎｘｉｎｏｌｏｇｙ，Ｎｏｒｔｈ

Ｐｒｏｖｉｎｃｅ，０３∞５１）ＰｉａｏＸｉａｎＬｅｉ０３００５１）ＬｉｌｌａｉＨｏｎｇＬｉｕＷｅｎＹｉＺｈａｎｇＹａｎＪｕｎ

ＸｉｏｎｇＪｉＪｕｎＳｈｅｎＳａｎＭｉｎ

通讯地址：（０３００５１山西太原中北大学电子测试技术国家重通讯地址：（０３００５１山西太原中北大学电子科学与技术系点实验室）朴现磊１２２２室）李海宏

（收稿臼期：２００７．１０．１３）（修稿日期：２００７．１２．１５）（收稿日期：２００７．１０．１３）（修稿日期：２００７．１２．１５）万　方数据＠啾掰邮局订阅号：８２艄３６０元，年－２１１—

基于FPGA的高速数据采集系统的设计

作者：

作者单位：