《集成电路设计基础1-5》复习题2006

**************《集成电路设计基础》复习题（2006）*************** 1．按原理、工艺、结构、实现方法、用途的不同，集成电路主要有哪些分类？全定制IC设计一般分哪几个步骤？

2．双极型IC的制造工艺与平面管的制造工艺主要区别是什么？一个集成NPN管的四层三结结构是指什么？

3．NPN管的有源PNP管寄生效应是怎样产生的？为消除集成NPN管的有源PNP管寄生效应，工艺和电路上主要措施是什么？

4．计算二管、五管、ECL单元空载时的导通功耗和截止功耗。ECL单元的功耗电阻参数计算。 5．什么是MOSIC的“场区寄生MOSFET”？其产生的条件和消除其影响的主要方法是什么？ 6．为降低NPN晶体管寄生集电极串联电阻RCS，在其版图和工艺设计上主要可采取那些相应措施？ 7．什么是CMOS电路“闸流”效应？分析在CMOSIC的测试应用过程中可采取哪些措施防止“闸流”效应的产生。

8．基区硼扩散电阻的计算公式（P53的3.3式），其最小条宽设计主要受那些因素制约？实际选取的原则是什么？能进行简单扩散电阻图形设计（特别是P54中介绍的PA,max与WR,max设计之间的关系），如：电阻值R=10k?，方块电阻RS=100?/□，允许最大耗散功率PA,max=10W/cm2，该电阻上的最大压降为2V，不考虑修正因素，设计一个基区扩散电阻条宽度W和长度L。 9．在双极和硅栅MOSIC中，实现（交叉）互连的技术和方法主要有哪些？

10． 单元IC的主要静态特性参数有哪几个？其动态特性参数和综合特性参数是什么？能针对反相器单元，给出其简单的定义和描述。

11． 能定性地画出典型双极TTL单元、ECL单元线路图并分析其静态工作原理。

12． 五管单元TTL与非门的电压传输特性曲线的线性区是如何形成的？其对器件的噪容特性有什么影响？

13． 在五管和六管单元TTL与非门的设计中，一般要求fT2 >fT5，试从动态特性要求的角度加以解释。 14． 请说明五管单元TTL与非门导通瞬态和截止瞬态对电阻R3参数的矛盾要求。六管单元TTL与非门是采用什么方法来缓解这一矛盾的？

15． 六管单元TTL与非门较之五管单元TTL与非门在噪音容限、VOL的稳定性以及速度三个方面有何改进？为什么？

16． 图示说明为什么普通具有“图腾柱”输出结构的TTL与非门之间不能“线与”。OC门和三态门

电路各有什么优缺点？

17． SBD的主要特点是什么？ 它是如何提高STTLIC速度的（SCT的基本原理）？六管STTL与非门的多射极输入管T1之BC结加SBD嵌位有哪双重目的？

18． 中，大规模TTLIC主要包括哪几部分？其各部分电路的重点要求表现在哪里？

19． 采用单管禁止门，串级与非门、MOS（静、动态）反相器等单元，以各种方式连接构成的扩展逻辑线路的功能分析（包括逻辑表达式，各局部电路的结构功能特点）

20． 解决单管逻辑门级联时低电平逐级抬高问题主要有那些相应的方法（针对性）？

21． ECL单元电路采用射随器输出结构的主要作用是什么？ECL电路实现高速度的主要原因是什么？

《集成电路设计基础》补充复习题（第6、7章）

1．有比MOS反相器” 和“无比MOS反相器”的主要特点是什么？

2．βR 对饱和型E/E MOS反相器传输特性和VOL特性有何影响，请推倒并说明之。 3．会画出并分析饱和E/E MOS CMOS反相器产生下降时间的等效电路和工作轨迹，推 倒下降时间tf的计算公式。分析分析饱和E/E MOS和上升时间tr，其上升过程为什么会有拖长长的尾巴现象？

4．E/D MOS倒相器静态特性的主要特点是什么？请给予解释。

5．图示“指定噪容”和“最大噪容”的定义。判断一个倒相器传输特性好坏的三个标准是什么？

6．CMOSIC最主要的优点有那些？ 对CMOS反相器，设计时如果取β0=1，αn=αp=α，则对电路的静态性能、动态性能和集成性能的影响如何？

7．请结合图示，分析MOS管的栅电容的电荷存储效应。简单动态MOS反相器工作过程分析。

8．MOS、COMS静、动态反相器、与非门、或非门、传输门单元基础上构成的相应扩展逻辑电路的结构功能分析。

9．不同结构的门电路的下降时间tf和上升时间tr与标准CMOS反相器下降时间tf和上

升时间tr的关系，并能推导。

10．级间比值对级联门速度的影响分析；能推导出级间比值为多少时为最优。 11．驱动大电容负载时应采取什么方法，并能解释说明。

12．对多于4个输入端的门电路应采用什么方法进行改进，说明理由。 13．影响门电路电气特性及物理结构设计的因素。 14．画出CMOS反相器的截面图和俯视图。

本文来源：https://www.bwwdw.com/article/a08p.html