电子信息工程专业英语翻译

1.图1显示了一个数字系统，它包含一个16位寄存器的数量，多路复用器，

加法器/减法器单元，一个计数器和一个控制单元。通过16位数据输入到这个系统 DIN输入。此数据可通过16位宽多路复用到各个加载 如r0寄存器，。 。 。 ，R7和复用器还允许将数据转移

一个寄存器到另一个。复用器的输出线称为总线的数字，因为 这个术语通常用于布线，允许数据在从一个位置转移 系统到另一个系统。

加法或减法是通过使用多路复用第一名一个16位

总线上的电线，并加载到寄存器A这个数字一旦做到这一点， 第二个16位数字是放置在总线上，加法器/减法单位执行所需

然后，可以转移到一个操作，结果是加载到寄存器G.在G的数据其他寄存器需要。

2.该系统在每个时钟周期可以执行不同的操作，由管辖 控制单元。本单位决定时特定的数据总线上的电线放在 控制寄存器这是与此数据加载。例如，如果控制单元

断言的信号R0出一个，然后复用器将放在寄存器R0的内容 总线上的数据将被加载的下一个有效时钟沿到寄存器A

这样的系统通常被称为一个处理器。它执行在表单中指定的操作 指令。表1列出了处理器支持这次演习的指示。 左列显示一个指令和操作数的名称。语法的含义

RY寄存器的内容加载到寄存器RX中。 MV（移动）

指令允许将数据从一个寄存器复制到另一个。在MVI（移动即时） 指令的表达RX←D表示，加载到寄存器的16位的常数D

接收。

每个指令可以使用9位格式编码，并存储在IR寄存器

IIIXXXYYY，其中三代表的指令，XXX给出了RX寄存器，和YYY RY登记。虽然只有两个位都需要四个指令编码中，我们使用 3位，因为其他指令将被添加到处理器在这后面的部分 演习。因此，红外连接到9位的16位DIN输入，如上

图1。对于MVI指令YYY领域已经没有任何意义，＃D的即时数据 提供16位的DIN输入后MVI指令字存储到红外。 一些指令，如加法或减法，取多于一个时钟周期

完成，因为多个传输都必须通过总线进行。控制单元

使用两个位的计数器，如图1所示，以使它能够“一步”这样的指示。 “ 处理器开始执行时运行信号被置在DIN输入指令 处理器断言完成输出，当指令完成。表2显示 可以断言在每一个时间步实施表的指示控制信号

1。需要注意的是唯一的控制信号在时间步0断言IRIN，所以这个时间步表中显示。

设计和实现如图1所示的处理器，使用VHDL代码如下： 1。本练习中创建一个新的Quartus II项目。

2。生成所需的VHDL文件，它包含在您的项目，并编译电路。一 建议的VHDL代码的骨架部分和图2中的B所示，有的 在这段代码中，可以使用的子电路的实体出现在C和D部分 3。使用功能仿真，以验证您的代码是正确的。输出的一个例子 在图3中给出一个正确设计的电路功能模拟。它

显示值（2000）16装入IR时间从DIN为30 ns。这种模式 代表指令MVI R0，＃D值D = 5到R0装上时钟

在50纳秒的边缘。模拟显示在90 ns的指令MV R1，R0 ADD R0，R1的

110纳秒，和子R0，R0为190纳秒。请注意，模拟结果显示了一个4位数的DIN， 十六进制数，它显示为一个3位八进制数的IR的内容。 4。创建一个新的Quartus II工程，将用于执行电路上

Altera公司的DE2- 115板。这个项目应该包含一个顶级实体组成 Altera公司董事会适当的输入和输出端口。在这个实例您的处理器 顶层实体。使用交换机SW15.0驱动处理器的DIN输入端口，并使用 开关SW17到驱动器的运行输入。此外，使用按钮Resetn和KEY1键0 时钟。连接处理器总线线LEDR15.0和连接完成信号 LEDR17。

5。添加到您的项目在DE2- 115电路板所需的引脚分配。编译 电路下载到FPGA芯片。

6。测试设计的功能，通过切换开关，观察LED。

由于处理器的时钟输入是通过一个按钮开关控制，很容易步 通过执行指令和观察电路的行为。

第二部分

在这部分你要设计的电路如图4所示，在内存模块 和计数器从第一部分连接到处理器的计数器是用于读取 连续地址的内容在内存中，而这一数据是提供给处理器 指令流。为了简化我们使用该电路的设计和测试 独立的时钟信号，PClock和MClock，处理器和内存

1。创建一个新的Quartus II工程，将用于测试你的电路。

2。生成实例化的处理器，内存和计数器的顶层VHDL文件。使用 在Quartus II MegaWizard插件管理器工具创建从内存模块 Altera的参数化模块库（LPMS）。下找到正确的防止山泥倾泻 光盘存储类，被称为:1 -端口。按照提供的指示

向导来创建一个内存有一个16位宽的读取数据端口，是32个字深。 向导的第一个画面如图4所示。因为这个内存只是一个读端口，

并没有写端口，它被称为一个同步的只读存储器（同步ROM）。请注意 内存包括同步装载地址寄存器。该寄存器 由于设计上的Cyclone IV FPGA内存资源;占 这个地址的时钟寄存器在您的设计。

要放入内存的处理器指令，你需要指定初始值 应存储在内存中，一旦你的电路已被编程到FPGA

芯片。这可以通过告诉向导初始化的内存，使用的内容 存储器初始化文件（MIF）。 MegaWizard插件相应的屏幕

管理器工具，如图5所示。我们已经指定了一个文件名为inst_mem.mif， 然后在该目录包含Quartus II工程创建。使用

Quartus II中的联机帮助了解MIF文件的格式，并创建一个文件 测试你的电路足够的处理器指令。

3。使用功能模拟测试电路。确保正确读取数据的ROM和处理器执行。

4。确保您的项目包括必要的端口名称和接脚位置分配

执行的DE2- 115板的电路。使用开关SW17驱动处理器的

运行输入，使用Resetn键0，为MClock使用KEY1，并使用PClock KEY2，连接 处理器总线电线LEDR15- 0连接完成的信号LEDR17。 5。编译的电路下载到FPGA芯片。

6。测试设计的功能，通过切换开关，观察LED。

由于电路的时钟输入，通过按钮开关控制，很容易步通过执行指令和观察电路的行为。

增强型处理器

它可以提高处理器的能力，因此，在图3的柜台没有 不再需要，并且使处理器能够执行读写操作

使用内存或其他设备。这些改进涉及到增加新的指令 因此，处理器和处理器执行的程序更加复杂。自

这些步骤是一些逻辑设计课程的范围之外，他们是在描述 随后的实验室锻炼可从Altera。

本文来源：https://www.bwwdw.com/article/9zqt.html