触发器实验报告

实验目的与要求： 实验目的：

（1）熟悉并掌握RS、D、JK、T触发器的构成、工作原理和功能测试方法； （2）掌握不同逻辑功能触发器的相互转换；

（3）掌握三态触发器和锁存器的功能及使用方法； （4）学会触发器、三态触发器、锁存器的应用。 预习要求：

（1）复习各种触发器的工作原理、逻辑功能及不同结构形式触发器的触发方式、工作特性；

（2）熟悉集成D触发器、JK触发器、三态输出RS触发器、D锁存器的引脚排列及功能；

（3）复习各种触发器之间的功能转换方法。 实验报告要求：

（1）整理实验数据并填表；

（2）写出任务二、任务三的实验步骤并画出实验接线图； （3）画出任务三的接线图及相应表格； （4）总结各类触发器的特点。 方法、步骤：

任务一 维持-阻塞型D触发器的功能测试

74LS74的引脚排列图如图4-19所示。图中，SD、RD端分别为异步置1端、置0端（或称异步置位、复位端），CP为时钟脉冲端。

1RD 1 14 VCC

1D 2 13 2RD

1CP 3 12 2D

1SD 4 74LS74 11 2CP

1Q 5 10 2SD

1Q 6 9 2Q

GND 7 8 2Q

图4-19 74LS74芯片的引脚排列图

试按下面步骤做实验：

（1）分别在SD、RD端加低电平，观察并记录Q、Q端的状态。当SD、RD端同时加低电平时，输出将为高电平，当时此时如果SD、RD端再同时加高电平，对应的输出状态是不确定的。

（2）令SD、RD端为高电平，D端分别接入高、低电平，同时用手动脉冲作为CP，然后观察并记录当CP为0-1时Q端状态。

（3）当SD=RD=1、CP=0（或CP=1）时，改变D端信号，然后观察Q端的状态是否变化。整理上述实验数据，并将结果填入表4-5中。

（4）令SD=RD=1，将D和Q端相连，CP加入1kHz连续脉冲，然后用双踪示波器观察并记录Q相对于CP的波形。

表4-5 D触发器74LS74功能表

SD RD

CP D Qn Qn+1 0 1 X X 0

1

1 0 X X 0

1

1 1

0 0

1

1 1

1 0

1

任务二 下降沿J-K触发器功能测试

74LS76芯片的引脚排列图如图4-20所示。自拟实验步骤，测试其功能，并将结果填入表4-6中。

CP X

X

0 X 0 1 X 0 X 0 1 X 1 1 1CP 1 16 1K

1SD 2 15 1Q

1RD 3 14 1Q

1J 4 74LS76 13 GND

VCC 5 12 2K

2CP 6 11 2Q

2SD 7 10 2Q

表4-6 SD RD

J K Qn+1 0 1

X X 1 0

X X 1 1

1 1

1 1

1 1

双J-K下降沿触发器74LS76功能表

Qn

X

X

2RD 8 9 2J

图4-20 74LS76芯片的引脚排列图

令J=K=1，且在CP端加入1kHz连续脉冲，然后用双踪示波器观察Q—CP波形，并与D触发器D和Q端相连时观察到的Q端的波形相比较，看看有何异同点？

任务三 触发器功能转换

（1）分别将D触发器和J-K触发器转换成T触发器，并列出表达式，画出实验接线图； （2）接入1kHz连续脉冲，观察各触发器CP及Q端波形，并比较两者的关系； （3）自拟实验数据表并填写之。 实验原理：

触发器是具有记忆作用的基本单元，在时序电路中时必不可少的。触发器具有两个基本性质：

① 在一定条件下，触发器可以维持在两种稳定状态上（0或1状态之一保持不变）； ② 在一定的外加信号作用下，触发器可以从一种状态转变成另一种稳定状态（0-1或1-0），也就是说，触发器可记忆二进制的0或1，故被用作二进制的存储单元。

触发器可以根据有无时钟脉冲分为两大类：基本触发器和钟控触发器。从逻辑功能，即从触发器次态和现态以及输入信号之间的关系上，可以将钟控触发器分为RS触 发器、D触发器、JK触发器、T触发器等几种类型。当CP有效时，

RS触发器的特性方程是：Qn+1=S+RQn（约束条件：SR=0） D触发器的特性方程是：Qn+1=D

JK触发器的特性方程是：Qn+1=JQn+KQn T触发器的特性方程是：Qn+1=TQn+TQn T’触发器的特性方程是：Qn+1=Qn

钟控触发器若按触发器方式，可分为电平触发（高电平触发、低电平触发）、边沿触发（上升沿触发、下降沿触发）和主从触发三种。电平触发：在时钟脉冲CP高（低）电平期间，触发器接受控制输入信号，从而改变其状态。电平触发方式的根本缺陷是空翻问题。边沿触发：仅在时钟CP的下降沿（1-0变化边沿）或上升边沿（0-1变化边沿）触发器才能接受控制输入信号，从而改变状态。主从触发：在时钟脉冲CP高电平期间，主触发器接受控制输入信号，时钟脉冲CP下降沿时刻从触发器可以改变状态——变为主触发器的状态。 数据处理分析：

任务一 维持-阻塞型D触发器的功能测试

表4-5 D触发器74LS74功能表

SD RD CP D Qn Qn+1 0 1 X X 0 1

1 1 1 0 X X 0 0

1 0 1 1

0 0 0

1 0 1 1

1 0 1

1 1

与Q端相连的电平指示灯以相等的时间间隔闪烁。

任务二 下降沿J-K触发器功能测试

实验步骤：

（1）分别在SD、RD端加低电平，观察并记录Q、Q端的状态。

（2）令SD、RD端为高电平，令Q端的初态为0，J端分别接入高、低电平，同时用手动脉冲作为CP，然后观察并记录当CP为1-0时Q端状态。

（3）令SD、RD端为高电平，令Q端的初态为1，K端分别接入高、低电平，同时用手动脉冲作为CP，然后观察并记录当CP为1-0时Q端状态。整理上述实验数据，并将结果填入表4-6中。

实验结果：

表4-6 双J-K下降沿触发器74LS76功能表

SD RD

CP J K Qn

Qn+1 0 1

X X X X

1 1 0

X X X X

0 1 1

0 X 0

0 1 1

1 X 0

1 1 1

X 0 1

1 1 1

X 1 1

0

当74LS76芯片与74LS74芯片使用同一个时钟信号时，与分别于两者相连的电平指示灯都不断闪烁，但两者的电平指示灯是以等时间间隔交替着闪烁。

任务三 触发器功能转换

T触发器的特性方程为：Qn+1=TQn+TQn D触发器的特性方程是：Qn+1=D 由此可得：D=TQn+TQn=T⊕Qn

JK触发器的特性方程是：Qn+1=JQn+KQn 由此可得：J=T，K=T

将D触发器转换成T触发器： 画出实验接线图：

1RD VCC 1 1 14 +5V 1D 2RD 2 13 1CP 2D CP 3 12 1SD 2CP 1 4 74LS74 11 1Q 2SD 5 10 1Q 2Q 6 9 GND 2Q 7 8

1A VCC

1 14 +5V 1B 4B T 2 13

1Y 4A 3 12

2A 74LS86 4Y 4 11

2B 3B 5 10

2Y 3A 6 9

GND 3Y 7 8

实验步骤：

（1）分别在SD、RD端加低电平，观察并记录Q、Q端的状态。

（2）令SD、RD端为高电平，T端分别接入高、低电平，同时用手动脉冲作为CP，然后观察并记录当CP为0-1时Q端状态，并将结果填入表中。

（3）令SD=RD=1，T=1，CP加入1Hz连续脉冲，观察并记录与Q端相连的电平指示灯的状况。

SD RD CP T Qn Qn+1 0 1 X X 0 1

1 1 1 0 X X

0 0

1 0 1 1

0 0 0

1 1 1 1

1 0 1

1 0

将J-K触发器转换成T触发器： 画出实验接线图：

1CP 1K CP 1 16 1SD 1Q 1 2 15 1RD 1Q 1 3 14 1J GND T 4 74LS76 13 VCC 2K +5V 5 12 2CP 2Q 6 11 2SD 2Q 7 10 2RD 2J 8 9 实验步骤：

（1）分别在SD、RD端加低电平，观察并记录Q、Q端的状态。

（2）令SD、RD端为高电平，T端分别接入高、低电平，同时用手动脉冲作为CP，然后观察并记录当CP为1-0时Q端状态，并将结果填入表中。

（3）令SD=RD=1，T=1，CP加入1Hz连续脉冲，观察并记录与Q端相连的电平指示灯的状况。

SD RD CP T Qn Qn+1 0 1 X X 0 1

1 1 1 0 X X 0 0

1 0 1 1

0 0 0

1

1 1 1

1 0 1

1 0

当由有74LS74改装的T触发器和由74LS76改装的T触发器接入同一个时钟信号时，分别于两者相连的电平指示灯以相等的时间间隔交替闪烁。说明两者的状态转换的时刻不同。

实验结论：

（1）74LS74芯片的逻辑功能符合表达式： Qn+1=D，CP↑

Qn+1=Qn，其他情况

所以74LS74芯片是上升沿D触发器。

（2）74LS76芯片的逻辑功能符合表达式： Qn+1=JQn+KQn，CP↓ Qn+1=Qn，其他情况

所以74LS76芯片是下降沿J-K触发器。

（3）D触发器和J-K触发器可以转换成T触发器。 D触发器的特点是将输出端Q转换成输入端D的值；

J-K触发器的特点是当J=1，K=0时将输出端的值置1,，当J=0，K=1时将输出端的值置0，当J=K=1时将输出端的反转，当J=K=0时将输出端的值保持；

T触发器的特点是当T=1时将输出端的值反转，当T=0时将输出端的值保持。

本文来源：https://www.bwwdw.com/article/9rxd.html