数电实验报告

实验一：基本逻辑门电路实验 1、 测试74LS00逻辑关系

2、 测试74LS02逻辑关系接线图 3、 测试74LS86逻辑关系接线图

见实验数据

实验二 组合逻辑电路部件实验 实验目的：

掌握逻辑电路设计的基本方法

掌握EDA工具MAX-PlusII的原理图输入方法

掌握MAX-PlusII的逻辑电路编译、波形仿真的方法 设计并实现一个4位二进制全加器 二进制全加器原理

一个ｎ位二进制加法运算数字电路是由一个半加器和（ｎ－1）个全加器组成。它把两个ｎ位二进制数作为输入信号。产生一个（ｎ＋1）位二进制数作它的和。

一位加法器:

3—8译码器

实验三 时序电路设计 1：触发器实验 实验目的

1．掌握D触发器、JK触发器的工作原理。 2．学会正确使用D触发器、JK触发器。 D触发器：

JK触发器：

用D触发器DFF（或74LS74）构成的4位二进制计数器（分频器） (1) 输入所设计的4位二进制计数器电路并编译。

(2) 建立波形文件，对所设计电路进行波形仿真。并记录Q0、Q1、Q2、Q3的状态。 (3) 对所设计电路进行器件编程。将CLK引脚连接到实验系统的单脉冲输出插孔，4位二进制计数器输出端Q0、Q1、Q2、Q3连接到LED显示灯，CLR、PRN端分别连接到实验系统两个开关的输出插孔。

(4)由时钟CLK输入单脉冲，记录输入的脉冲数，同时观测 Q0、Q1、Q2、Q3对应LED显示灯的变化情况

设计bcd加法器

设计模60加法器并显示计算结果

数字钟设计

分别设计模60计数器，模20计数器和分频器，最后组合成数字时钟 模60计数器

模24计数器

分频器

时钟设计图

本文来源：https://www.bwwdw.com/article/9p58.html