电子技术课程设计讲义

数电课设,长江大学工程技术学院

目 录

1 课程设计计划、总结格式及样例 .............................................................................. 1 2 课程设计简介 .............................................................................................................. 7 3课程设计的教学过程 ................................................................................................... 7 4课程设计应达到的基本要求 ....................................................................................... 7 5课程设计报告的主要内容 ........................................................................................... 7 6 电子技术课程设计课题 .............................................................................................. 7 课题一 模M的十进制加/减可逆计数器设计 ....................................................... 8 课题二 多功能数字钟设计 ........................................................................................ 12 课题三 多路抢答器设计 ............................................................................................ 18 课题四 简易频率计设计 .......................................................................................... 23 课题五 出租车计价器控制电路设计 .......................................................................... 29 课题六 交通灯控制电路设计 .................................................................................... 34 课题七 简易数控直流稳压电源设计 .......................................................................... 40 课题八 多路数据采集系统的设计 ............................................................................ 46 课题九 篮球竞赛30秒定时电路 .............................................................................. 52 课题十 音响放大器设计 ............................................................................................ 58

数电课设,长江大学工程技术学院

课题一 模M的十进制加/减可逆计数器设计

一、设计任务与要求

设计具有手控和自动方式实现模M的十进制加/减可逆计数功能的电路，利用数码管显示计数器的值。掌握用“反馈清零法”和“反馈置数法”构成任意进制计数器的设计方法；用Proteus软件仿真；实验测试电路的逻辑功能。 具体要求如下：

（1）手控方式模M的十进制加/减可逆计数器。即控制端E=1时，进行模M的加法计数；控制端E=0时，进行模M的减法计数； （2）自动方式模M的十进制加/减可逆计数器。即加法计数到最大值时，自动进行减法计数；减法计数到最小值时，自动进行加法计数。

（3）M可为2位数或3位数，集成计数器采用74LS192。 （4）写出设计步骤，画出设计的逻辑电路图。

（5）对设计的电路进行仿真、修改，使仿真结果达到设计要求。 （6）安装并测试电路的逻辑功能。

二、课题分析及设计思路

（1）手控方式模M的十进制加/减可逆计数器的设计思路

以M=125为例，即125进制加/减可逆计数器。分析以上设计任务与要求，设计思路如下：

第一步：将三片74LS192进行级联，用“反馈清零法”设计一个125进制加法计数器， 反馈清零信号取自计数器的输出端Q0 ~Q3 ；

第二步：将三片74LS192进行级联，用“反馈置数法”设计一个125进制减法计数器，反馈置数信号取自计数器最高位的借位端TCD。

第三步：将上述加、减计数器电路结合起来，即初步构成一个加/减125进制可逆计数器。 余下的问题就是在加/减可逆计数条件下，如何切换计数器最低位的计数脉冲输入端CPD、CPU的信号。经过分析，它们应实现如表1所示功能：

表1 计数功能控制关系

手控信号E 1 0

计数方式 加法 减法

CPU CP 1

CPD 1 CP

这一功能通过一片数据选择器即可实现。整个可逆计数器电路（不包括数字显示部分）的设计框图如下：

数电课设,长江大学工程技术学院

图1 手控可逆计数器电路的设计框图

（2）自动方式模M的十进制加/减可逆计数器的设计思路 仍以M=125为例进行分析和设计。设计自动方式的一种加/减可逆计数顺序如下：

．．．．．123

加法

减法 ．．．．

图2 自动可逆计数顺序及范围

从上述图中可以看出，当加计数到最大值124后自动进行减计数；当减计数到最小值0

后自动进行加计数，如此不断循环。

自动方式模M的十进制加/减可逆计数器可以在手控方式的电路基础上进行设计，需解决的关键问题是：电路如何自动产生加/减计数控制信号？

通过分析和反复仿真，其中的一种设计思路如下：

数电课设,长江大学工程技术学院

计数器减计数到0自动产生的借位脉冲信号TCD 计数器加计数到124产生的脉冲信号M

图3加/减计数控制信号自动产生电路框图

加/减计数控制信号自动产生电路的原理图如下：

图4 加/减计数控制信号自动产生电路原理图

对于电路的其它部分，也要相应作一些改动：取消输出端反馈清零信号（因为加计数到124后，下一计数状态不是0而是123）和借位端反馈置数信号（因为减计数到0后，下一计数状态不是124

而是1）。

三、集成电路及元件选择

“加/减计数控制电路”部分采用一片数据选择器74LS157，集成计数器采用74LS192 ，“显示译码电路”部分采用74LS48或CD4511，“加/减计数控制信号自动产生电路”部分采用集成D触发器74LS74和集成门电路74LS11、74LS32、74LS04等。此外，LED数码管采用共阴极数码管。

四、原理图绘制与电路仿真

用proteus软件绘制出该电路的原理图，对所设计的电路进行仿真实验。在仿真实验过程中，发现问题及时修改，直至达到设计要求。

将自动方式的整个电路进行仿真时，发现一个容易被忽视的问题：加计数可以正常进行，但当减计数到0时，接着下一状态为999，再为0、1、 … 。之所以出现不需要的计数状态999，是由于减计数到0时加/减计数控制信号还没有切换到“加计数”，因而又作了一次减计数到0的下一状态999。通过增加借位端反馈清零信号，该问题顺利解决。

数电课设,长江大学工程技术学院

五、电路安装与调试

1. 电路布局

在多孔电路实验板上装配电路时，首先应熟悉其结构。明确哪些孔眼是连通的，并安排好电源正、负引出线在实验板上的位置。

电路布局时应安排好各个集成块的位置，以方便连线为原则。电路与外接仪器的连接端、测试端要布置合理，便于操作。 2．安装与调试方法

电路安装前，要先检测所用集成电路及其它元器件的好坏。安装完成后，要用万用表检测电路接触是否可靠、电源电压大小、极性是否正确。一切正常后才能通电调试。

调试过程中，最好分步或分块进行。

首先调试手控方式模M的十进制加/减可逆计数器电路，在该电路的调试过程中，可能会出现下面两个问题：（1）借位TCD反馈置数不正常：显示的数比预置端的数始终少1。解决办法：将TCD信号通过两个反相器延时后送入计数器的置数端。（2）输出端反馈清零不正常：计数到123后下一状态为0（正常时应为124）。解决办法：将形成反馈清零信号的4输入与门更换为两个4输入与非门。

然后将上述手控方式的可逆计数器电路改为自动方式的可逆计数器电路。在该电路的调试过程中，第一步调试“加/减计数控制信号自动产生电路”，使其工作正常；第二步进行整体调试。

六、思考题

1. 分别说明集成计数器74LS192正常计数、置数和清零的条件？并举例说明同步清零（置

数）与异步清零（置数）有什么不同？

2．对于手控方式模M的十进制加/减可逆计数器电路，如果改变M的值，在电路中要作哪些

改动？

3. 对于自动方式模M的十进制加/减可逆计数器电路，通电开始工作时，首先作加法计数还

是减法计数？为什么？

4. 对于自动方式模M的十进制加/减可逆计数器电路，如果改变M的值，在电路中要作哪些

改动？

5. 对于自动方式模M的十进制加/减可逆计数器电路，怎样使计数从任意值开始？

数电课设,长江大学工程技术学院

课题二 多功能数字钟设计

一、设计任务与要求

设计一个具有“时”、“分”、“秒”显示的数字钟，具体要求： （1）具有正常走时的基本功能；

（2）具有校时功能（只进行分、时的校时）； （3）具有整点报时功能； （4）具有定时闹钟功能；

（5） 秒信号产生电路采用石英晶体构成的振荡器； （6）写出设计步骤，画出设计的逻辑电路图；

（7）对设计的电路进行仿真、修改，使仿真结果达到设计要求； （8）安装并测试电路的逻辑功能。

二、课题分析及设计思路

数字钟基本功能的原理框图如图1所示。其工作原理是：秒脉冲产生电路作为数字钟的时间基准信号，输出1Hz的标准秒脉冲作为秒计数器的计数脉冲。秒计数器计满60后产生一进位信号作为分计数器的计数脉冲，分计数器计满60后产生一进位信号作为小时计数器的计数脉冲。因此在数字钟电路中，秒计数器和分计数器为60进制加计数器，小时计数器为24进制加计数器。

图1 数字钟原理框图

1. 秒脉冲产生电路的设计

秒脉冲产生电路是数字钟的核心，它的稳定度和精确度决定了数字钟走时的准确度。因此通常选用石英晶体振荡电路。图2是由集成电路CD4060（14位二进制串行计数器）和石英晶体构成的一种典型的脉冲产生电路，图中晶振的谐振频率为32768Hz，经CD4060内部的14级二分频器后，从Q4~ Q10和Q12~ Q14各输出端可分别得到频率为2048 Hz，1024 Hz，

数电课设,长江大学工程技术学院

512 Hz，256 Hz，128 Hz，64 Hz，32 Hz，8 Hz，4 Hz和2 Hz的脉冲信号。将2Hz信号再经一个外接的二分频电路即可得到1Hz的秒脉冲信号。

图2 石英晶体振荡器构成的秒脉冲电路

2． 时、分、秒计数器的设计

分和秒计数器均为60进制加计数器，秒计数器为24进制加计数器，它们可分别由两片74LS90级联并采用“反馈清零法”构成，设计中的难点是各个进位信号的产生。 3. 校时电路的设计

当数字钟接通电源或走时出现误差时，需要校时。其具体要求为：在小时校时时不影响分、秒的正常计数；在分校时时不影响小时、秒的正常计数。具体设计方案有如下三种： （1）用集成门电路实现。 （2）用二选一的数据选择器实现。 （3）用单次脉冲产生电路实现。

图3为方案（1）、（2）的校时电路，图中当控制信号为“1”时正常走时；当控制信号为“0”时用秒脉冲校时。需要注意的是，控制信号“1”或 “0”实际上由开关产生，可能会产生抖动而影响校时操作，必要时可在开关两端并联一个0.01 uF电容或者利用RS触发器构成专门的去抖动电路。

数电课设,长江大学工程技术学院

图3 校时电路

4. 整点报时电路设计

整点报时电路的功能是：每当数字钟走时到整点时发出声响，有些情况下对声响还有其他特殊要求，如：声响的音调、次数以及几点响几声等。具体设计方案有如下几种： （1）利用分位60进制计数器的进位信号。如图4所示，分位60进制计数器向小时位计数器产生进位信号时，正好是整点时刻。但该进位信号为窄脉冲，不能直接驱动发声，故将此信号经一单稳态触发器展宽后再送蜂鸣器。

图4 整点报时电路之一

（2）利用比较器或集成逻辑门实现。当分位、秒位计数器的输出端均为“59”（01011001）

时，下一秒即为整点时刻。用4片4位集成比较器将“59”、“59”分别和分位、秒位计数器的当前时间进行比较，当它们相等时即产生整点控制信号。根据这一思路，可提前几秒开始整点报时。此外用集成逻辑门也可实现。

（3）实现“整点为几报几下”。其主要思路是：设计一个2位减法计数器，将数字钟小时个位及十位的当前时间作为减法计数器的预置数据，将分位60进制计数器的进位信号作为置数控制信号。则每当整点时刻到达时，减法计数器从小时计数器的整点值开始进行减计数，每减一次响一声，直到零为止，如图5所示。

数电课设,长江大学工程技术学院

图5 整点报时电路之二

（4）要求在差10秒为整点时产生每隔1秒鸣叫1次的响声：共叫5次，每次持续1秒，前4声为低音500Hz，后1声为高音1KHz 。其主要思路是：设4声低音分别发生在59分51秒、53秒、55秒、57秒，最后1声高音发生在59分59秒，它们的持续时间均为1秒。如表1所示。

表1 秒个位计数器的状态

数电课设,长江大学工程技术学院

由表可知，当Q3 为“1”时，高音1kHz输入声响电路；当Q3 为“0”时，低音500Hz

、分个位的Q3Q0为“11”、秒十位的Q2Q0为输入声响电路。且只有当分十位的Q2Q0为“11”

、秒个位的Q0为“1”时，才会有信号输入到声响电路而发出声音。这一功能可以由“11”

若干个集成门来实现。见图6所示。

图6 整点报时电路之三

5. 定时闹钟功能

数字钟在预定的时刻发出信号驱动声响电路而发出声音。要求闹钟的开始时刻与声响持续时间均满足规定的要求。如：预定时刻到时发出闹钟信号，持续时间为1分钟或不限或仿广播电台报时（4低音1高音的顺序，高音的结束时刻为整点时刻）等。具体设计方案有如下2种：

（1）利用多片比较器实现，预置闹钟时间为二进制数形式。将当前时间与预置闹钟时间进行比较，当两者相等时，发出闹钟信号。在该方案基础上采用多片BCD码编码器，可使预置闹钟时间为十进制数形式。

（2）用多个三输入与门实现，预置闹钟时间为二进制数形式。时、分和秒计数器的十位及个位输出端分别接到各自的三输入与门，共需要6个三输入与门。再将6个三输入与门的输出相与而得到闹钟信号。这种方案的缺点是当预置闹钟时间改变时，电路的接线也要相应变化。

三、集成电路及元件选择

“秒脉冲产生电路”采用32768Hz晶振、CD4060 和集成D触发器74LS74；“60进制计数器”、“24进制计数器”采用74LS90；“译码显示电路”采用CD4511和共阴极数码管；其它扩展功能电路依据不同的电路方案而选择相应的元器件。

四、原理图绘制与电路仿真

用proteus软件绘制出该电路的原理图，对所设计的电路进行仿真实验。在仿真实验过

数电课设,长江大学工程技术学院

程中，首先进行数字钟的基本走时功能的仿真，然后逐一添加扩展功能进行仿真。直至达到全部功能的设计要求。

五、电路安装与调试

1.电路布局

在多孔电路实验板上装配电路时，首先应熟悉其结构。明确哪些孔眼是连通的，并安排好电源正、负引出线在实验板上的位置。

数字钟电路所需集成电路器件较多，在电路布局时应安排好各个集成块的位置，以方便连线为原则。电路与外接仪器的连接端、测试端要布置合理，便于操作。

2.安装与调试方法

电路安装前，要先检测所用集成电路及其它元器件的好坏。安装完成后，要用万用表检测电路接触是否可靠、电源电压大小、极性是否正确。一切正常后才能通电调试。调试过程中，最好分步或分块进行。

首先调试秒脉冲产生电路。用示波器逐一测量CD4060的各个不同频率输出端波形，并在1Hz频率输出端接一发光二极管指示秒脉冲信号是否正常。

然后调试译码显示电路。利用CD4511的试灯端3脚测试各个数码管的好坏，并输入任意一组BCD代码检查各个数码管显示的数字是否正常。

接着调试时、分、秒计数器电路。将时、分、秒计数器之间的进位信号断开而以秒脉冲信号代替它们，分块调试时、分、秒计数器电路。当它们均正常工作后再接入各个进位信号。

在数字钟的上述基本走时功能正常后，最后分别进行其它扩展功能的调试。

六、思考题

1.数字钟电路中，小时位计数器能否采用74LS161构成24进制计数器？并说明理由。 2.数字钟电路中，分、秒位计数器能否采用74LS161构成60进制计数器？并说明理由。 3.说明60进制计数器进位信号的产生方法。

4.如果小时位计数器为12进制计数器，电路应如何设计？画出电路原理图。 5. 用RS触发器设计一个单次脉冲产生电路，画出电路原理图。

6.在调试“整点为几报几下”电路中，若出现声响次数比整点数少1的现象，可能是什么原因造成的？如何解决这一问题？

7. 如果增加数字钟的清零功能，电路要做怎样的改动？

数电课设,长江大学工程技术学院

课题三 多路抢答器设计

一、设计任务与要求

设计由主持人控制具有优先抢答、定时抢答、抢答报警功能的多路抢答器电路，利用数码管分别显示抢答者的编号及抢答时间。掌握用MSI数字集成器件设计多路抢答器的方法，用Proteus软件仿真，实验测试电路的逻辑功能。 具体要求如下：

（1）设计一个可同时供8名选手进行抢答的多路抢答器，选手编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮编号与选手编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。

（2）设置主持人控制开关，用来控制电路清零和抢答开始。

（3）抢答器具有定时抢答功能，其时间可由节目主持人自行设定。

（4）当主持人启动“开始”键后，扬声器发出短暂的声响以提醒选手，并立即进行倒计时显示；若有选手抢答，则倒计时停止，数码管分别显示抢答选手的编号和当前时间，并保持不变直到主持人将系统清零为止，同时电路发出声响表示抢答完成。此外，电路禁止其他选手继续抢答；抢答开始后，如果抢答时间到，却无选手抢答，则电路进行报警，表示抢答时间结束。

（5）写出设计步骤，画出设计的逻辑电路图。

（6）对设计的电路进行仿真、修改，使仿真结果达到设计要求。 （7）安装并测试电路的逻辑功能。

二、课题分析及设计思路

按照功能要求，抢答器主要由编码电路、控制电路、锁存电路、秒脉冲产生电路、译码及显示电路、定时电路和报警电路等几部分组成，其总体框图如图1所示。下面分别介绍各部分电路的设计思路。

图1 定时抢答器总体框图

1. 编码及锁存电路设计思路

编码电路的功能是将抢答选手的编号编码成3位二进制代码送给锁存电路，同时输出一个标志信号给控制电路，表示已有选手抢答；锁存电路的功能是锁存最先抢答的选手编号，使其他选手抢答无效。编码电路选用优先编码器74LS148；锁存功能的实现既可以采用专用的锁存器（如74LS373），也可采用带锁存功能的显示译码器如CD4511。

数电课设,长江大学工程技术学院

74LS148为8线-3线优先编码器，利用其8个输入信号对应8位选手。当有选手按下抢答按钮时，编码器使能输出端EO由0变为1，控制电路接收到该信号后立即产生一锁存信号LE。其设计框图如图2所示。

抢答按钮

图2 编码及锁存电路设计框图

2. 秒脉冲产生与定时电路设计思路

秒脉冲信号可由555定时器构成多谐振荡器产生。

定时电路即为一个倒计时电路，可选择两片十进制同步加/减计数器74LS192，通过级联实现0～99s的定时。

这里以定时时间30秒为例进行说明。首先将两片74LS192进行级联，十位及个位74LS192的预置数据分别为0011和0000，置数信号由主持人控制开关产生。当有减时钟信号到来时，定时电路从30开始进行减计数直到00。

减时钟产生电路由以下3种信号共同控制：秒脉冲CP、减计数到零产生的借位输出信号TC（或计数输出为00时产生的状态信号）和有选手抢答时产生的信号LE。当定时时间到或有选手抢答时减时钟停止产生。其设计框图如图3所示。

图3 秒脉冲产生与定时电路设计框图

数电课设,长江大学工程技术学院

3. 报警电路设计思路

抢答器有三种情况需要报警提示：①当主持人启动“开始”按钮后，扬声器要发出短暂的声响。②抢答开始后，如果抢答时间到，却无选手抢答，电路要进行报警。③抢答开始后，若有选手抢答，电路发出声响提示。

可由555定时器和三极管构成报警电路。其中555定时器构成多谐振荡器，选择合适的R、C，可获得较高频率的输出信号。该信号经三极管放大电路驱动后使扬声器发声（若采用蜂鸣器则不需要三极管放大电路驱动）。利用控制电路产生的高电平报警信号控制555定时器的复位端RD，使复位端无效，多谐振荡器工作，从而发出声音。报警电路设计框图如图4所示。

图4 报警电路设计框图

4. 控制电路设计思路

根据前面各个单元电路的要求和需要，控制电路需要实现的功能是：①产生三种不同情况下的高电平报警信号；②在定时时间内有选手抢答时产生锁存信号。

功能①可以通过集成单稳态触发器实现，如不可重复触发单稳态触发器74LS121有三

，选择两片74LS121，用主持人控制开关信号S控制片1的B端，个触发输入端（B、A1、A2）

锁存信号LE、借位输出信号TC分别控制片2的A1、A2端，则可利用两片单稳态触发器的输出产生相应的报警信号。

功能②可以通过一个D触发器实现。当有选手抢答时，编码电路输出的EO由0变为1，即产生一个上升沿，将它作为D触发器的时钟信号，则D触发器的输出信号即为锁存信号。为了获得准确、稳定的锁存信号，可在其后增加一延时电路。控制电路设计框图如图5所示。

图5 控制电路设计框图

三、集成电路及元件选择

“编码及锁存电路”部分采用优先编码器74LS148、显示译码器CD4511或74LS48、共阴极七段数码管；“秒脉冲产生与定时电路”部分采用集成计数器74LS192、显示译码器CD4511或74LS48、共阴极七段数码管及部分集成逻辑门；“报警电路”部分采用555定时器；

数电课设,长江大学工程技术学院

“控制电路”部分采用集成D触发器74LS74、单稳态触发器74LS121和集成门电路74LS08、74LS32、74LS04等。

四、原理图绘制与电路仿真

用Proteus软件绘制出该电路的原理图，对所设计的电路进行仿真实验。在仿真实验过程中，发现问题及时修改，直至达到设计要求。

仿真时可以用74LS123代替两个74LS121，仿真过程中要特别注意单稳态触发器74LS123的暂稳态时间是固定的1s，改变R、C参数无效，必须双击此器件，修改Monostable Time Constant 参数，如图6所示。

图6 74LS123属性编辑框界面

五、电路安装与调试

1. 电路布局

在多孔电路实验板上装配电路时，首先应熟悉其结构。明确哪些孔眼是连通的，并安排好电源正、负引出线在实验板上的位置。

电路布局时应安排好各个集成块的位置，以方便连线为原则。电路与外接仪器的连接端、测试端要布置合理，便于操作。 2．安装与调试方法

电路安装前，要先检测所用集成电路及其它元器件的好坏。安装完成后，要用万用表检测电路接触是否可靠、电源电压大小、极性是否正确。一切正常后才能通电调试。

调试过程中，最好分步或分块进行。 首先调试编码及锁存电路，其次调试秒脉冲及定时电路，然后调试报警电路和控制电路，最后把四部分结合起来进行整体调试。

在该电路的调试过程中，主持人控制开关用一按钮控制，按钮按下时实现各状态复位，按钮弹出时，系统赋初值，抢答正式开始；调试中还要注意单稳态触发器74LS121多余的触发输入端的处理，若处理不正确，则单稳态触发器不会正常工作。

六、思考题

1. 说明锁存信号LE产生的原理。

数电课设,长江大学工程技术学院

2. 能否通过74LS148的扩展输出端GS产生锁存控制信号？若能，则该如何修改控制电路？ 3. 在多路抢答器中，如何将序号为0的组号，在七段数码显示器上显示为8？ 4. 在多路抢答器中，若要求有选手抢答时，计数清零，则需如何修改电路？

5. 试分析单稳态触发器74LS121在图5控制电路中的工作原理。若采用一片74LS121，该控制功能能否实现。

数电课设,长江大学工程技术学院

课题四 简易频率计设计

一、任务与要求

要求设计一个简易的数字频率计，能够测量方波、正弦波、三角波的频率，并利用数码管显示所测频率值。用Proteus软件仿真；安装测试电路的逻辑功能。 具体要求如下：

（1）测量信号:方波 ；正弦波；三角波。 （2）测量频率范围: 1Hz到9999Hz之间。 （3）测量精度：1Hz。 （4）测量误差

fx

≤1％。 fx

（5）测量信号的幅度：Vm＝0.5V～5V。

（6）显示方式: 4位十进制数显示。

（7）写出设计步骤，画出设计的逻辑电路图。

（8）对设计的电路进行仿真、修改，使仿真结果达到设计要求。 （9）安装并测试电路的逻辑功能。

二、课题分析及设计思路

（1）数字频率计测频率的基本原理:

所谓频率，就是周期性信号在单位时间(1s)内变化的次数。若在一定时间间隔T 内测得这个周期性信号的重复变化次数为N，则其频率可表示为：f=N/T 。图1所示是数字频率计的组成框图，各信号之间的时序关系如图2所示。

被测信号ux经放大整形电路变成计数器所要求的脉冲信号I，其频率与被测信号的频率fx相同。 时基电路提供标准时间基准信号II，其高电平持续时间t1=1s（称为“闸门时间”）。当1秒信号到达时，计数电路开始计数；当l秒信号结束时停止计数。若在闸门时间1s内计数电路计得的脉冲个数为N，则被测信号频率fx=N(Hz)。一般取t1=t2=1s，注意锁存时间加上清零时间应小于1秒。逻辑控制电路的作用有两个：一是产生锁存脉冲IV，使数码管显示的数字保持不变；二是产生清零脉冲V，使计数电路每次从零开始计数。

数电课设,长江大学工程技术学院

图1 数字频率计的组成框图

被测信号 时基信号

计数信号

锁存信号

图2 数字频率计的波形时序图

清零信号

（2）放大整形电路

小信号放大电路可以采用运算放大器741来完成，将输入频率为fx的周期信号ui如正弦波、三角波等进行放大，放大后的信号经555定时器构成的施密特触发器整形产生TTL电平的脉冲信号uo，如图3所示。

图3 放大整形电路

（3）时基电路

时基电路的作用是产生一个标准时间脉冲信号(高电平持续时间为1s)，可采用555定时器及R、C元件构成。当时间信号的精度要求较高时，最好采用石英晶体振荡器。下面介绍第二种电路方案。

图4 是由集成电路CD4060（14位二进制串行计数器）和石英晶体构成的一种典型的脉冲产生电路，可以得到2Hz的脉冲信号，对它再进行4分频就可以得到所需要的

0.5Hz

数电课设,长江大学工程技术学院

的信号。

图4 石英晶体振荡器构成的时基电路

（4）闸门电路

直接用集成门电路构成。

（5）逻辑控制电路

由图2中的各信号时序关系可知，时基信号II产生的下降沿触发锁存信号Ⅳ的产生，锁存信号Ⅳ的下降沿又触发清零信号V的产生。根据这种时序关系，锁存信号Ⅳ和清零信号V均可由单稳态触发器产生，可选用集成单稳态触发器74LS121或者74LS123。

集成单稳态触发器的输出脉冲宽度tw由外接的R、C元件决定，如果采用74LS121，

tw=0.7RC，如果采用74LS123，tw=0.45RC。在进行电路设计时，选取适当的R、C，

只要锁存信号Ⅳ和清零信号V的脉冲宽度相加不超过1秒即可。

图5为集成单稳态触发器74LS123构成的逻辑控制电路，时基信号II从第1个单稳态触发器的触发信号输入端1脚输入，输出端13脚产生高电平有效的锁存信号Ⅳ，并同时作为第2个单稳态触发器的触发信号输入到9脚，输出端5脚产生高电平有效的清零信号V。

数电课设,长江大学工程技术学院

图5 逻辑控制电路

（6）计数电路

计数电路可用4片集成计数器74LS90级联构成10000进制加计数器，计数范围从0～9999。

（7）锁存电路及译码显示电路

锁存电路的作用是将计数电路在1s结束时所计得的数进行锁存，以便数码管能稳定地显示此时的计数值，即频率值。

选用8D锁存器74LS273可以完成上述功能．当时钟脉冲CP的正跳变来到时，锁存器的输出等于输入，即Q=D。从而将计数电路的输出值送到锁存器的输出端。正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态不变．所以，计数电路的输出不会送到译码显示器．

此外，也可以采用显示译码器CD4511本身的锁存功能实现，即5脚高电平为锁存有效。这种情况下可在显示端看到计数值不断变化的过程。

三、集成电路及元件选择

“放大整形电路”采用集成运算放大器uA741和555定时器或集成施密特触发器74LS13；“时基电路”采用32768Hz晶振、CD4060 、集成D触发器74LS74；“逻辑控制电路”采用一片74LS123或两片74LS121；“计数电路”采用4片74LS90；“锁存电路”采用74LS273或者直接利用CD4511 的锁存端；“译码显示电路”采用CD4511和共阴极数码管，此外需要电阻、电容若干。

四、原理图绘制与电路仿真

用proteus软件绘制出该电路的原理图，对所设计的电路进行仿真实验。在仿真实验过程中，发现问题及时修改，直至达到设计要求。

在proteus仿真过程中，特别注意单稳态触发器74LS123的暂稳态时间是固定的1s，改变R、C参数无效，必须双击此器件，修改Monostable Time Constant 参数，如图6所示。

数电课设,长江大学工程技术学院

图6 74LS123属性编辑框界面

五、电路安装与调试

1. 电路布局

在多孔电路实验板上装配电路时，首先应熟悉其结构。明确哪些孔眼是连通的，并安排好电源正、负引出线在实验板上的位置。

电路布局时应安排好各个集成块的位置，以方便连线为原则。电路与外接仪器的连接端、测试端要布置合理，便于操作。 2. 安装与调试方法

电路安装前，要先检测所用集成电路及其它元器件的好坏。安装完成后，要用万用表检测电路接触是否可靠、电源电压大小、极性是否正确。一切正常后才能通电调试。调试过程中，最好分步或分块进行。

首先调试时基电路和逻辑控制电路，接通电源后，用双踪示波器观察时基电路的输出波形，应如图2所示的波形Ⅱ，其中t1= t2=1s ；然后改变示波器的扫描速率旋钮，观察74LSl23的第13脚和第5脚的波形，应有如图2所示的锁存脉冲Ⅳ和清零脉冲V的波形。

然后调试计数电路和锁存、译码及显示电路，将4片74LS90的第2、3脚全部接低电平，在个位计数器的第14脚加入计数脉冲信号，在CD4511的锁存控制端5脚分别加入低电平和高电平（锁存有效），检查4位计数、锁存、译码及显示是否正常。

最后进行统调。具体方法为：在输入信号端分别加入被测方波信号、正弦信号和三角波信号，将74LS90的第2、3脚接清零脉冲V，将闸门电路的输出信号接在个位计数器的第14脚，在CD4511的锁存控制端5脚加入锁存脉冲Ⅳ，观测整个电路的工作情况。

六、思考题

1.数字频率计中，逻辑控制电路有何作用？如果不用集成电路单稳态触发器，是否可用其他器件或电路来完成逻辑控制功能？画出设计的逻辑控制电路图。 2.整形电路的设计还有哪些方法？试画出电路图。

本文来源：https://www.bwwdw.com/article/9c84.html