AD9954芯片中文数据表（部分）

AD9954中文datasheet （对应datasheet p22-p27）

操作模式

单音信号模式

在单音信号模式下，DDS核使用了一个单独的调谐字（tuning word）。存储在FTW0中的任何值可被用来做相位累加。这个值仅能手动改变，通过向FTW0写一个新值并更新I/O来实现。相位调整可通过相位偏置寄存器实现。

RAM可控制操作模式

直接转换模式

直接转换模式使能FSK调制或PSK调制。AD9954在直接转换模式可以编程，其通过写RAM使能位为真并将每个期望的profile的RAM片段模式控制位编程成逻辑000（b）实现。对于当前profile，该模式仅读取了RAM片段起始地址的内容。直接转换模式下，没有地址ramping可用。

为了执行4-tone FSK，对于直接转换模式及一个唯一的起始地址值，使用者对每一个RAM片段控制字编程。另外，RAM使能位被写为真，这使得RAM、RAM目的文件位被写成false，设置RAM输出为频率调谐字。Profile〈1：0〉输入为4-tone FSK数据输入。当profile被改变时，存储在新的profile中的频率调谐字被加载到相位累加器中并且被用做相位连续型式中的当前存储值的增量。相位-偏置字驱使相位偏置加法器。对于数据而言，2-tone FSK可通过仅使用一个profile pin来完成。

对于为了PSK调制将AD9954编程和FSK是相似的，除了RAM目的文件位设置为逻辑“1”外，使RAM输出驱动相位偏置加法器。FTW0驱动输入至相位累加器。Toggling the profile pins 改变（调制）当前相位值。RAM的upper 14位驱动相位加法器（〈31：18〉）。当RAM目的文件位被设置时，RAM输出的Bits〈17:0〉未被使用。直接转换模式下，无停留位（no-dwell）是一项禁忌注意事项。 Ramp-Up模式

Ramp-Up模式，结合分割的RAM容量，允许多达4种不同的“sweep profile”在AD9954中编程。AD9954在Ramp-up模式可通过写RAM使能位为真，并且每个profile的RAM模式控制位可编程为习惯的逻辑001（b）。如所有模式，无论RAM输出是否驱动相位累加器或相位偏置加法器，其能使存储器，RAM目的文件位控制。

在开始一个扫描时 (通过一个I/O更新或者改变profile bits)，RAM地址产生器加载当

前RSCW RAM片段的起始地址位，从这个地址驱动RAM输出，并且斜率计数器加载RAM片段地址斜率位。当斜率计数器完成一个周期，RAM地址产生器增加至下一个地址，计数器再次加载ramp 比率位并且开始一个新的逆序计时周期。这个序列持续至RAM地址产生器增加了一个与当前RSCW的RAM片段最后地址位相等的地址。

如果no dwell位在RAM地址寄存器等于最终地址时是清楚的，当终端序列已经到达则地址发生器停止增加。扫描是完全的并且不会重启，直到一个I/O更新或者profile改变被检测到使其他扫描从起始地址至最后的RAM地址，如上文所描述。

如果no dwell位被设置，当RAM地址产生器等于最终地址时，在下一个ramp率计数器周期之后，相位累加器被清除。相位累加器保持被清除（状态）直到其他扫描被一个I/O更新输入或者profile改变引发时。

另一个ramp-up模式的应用是非对称FSK调制。With the RAM configured for two segments，使用profile〈0〉bit作为数据输入允许非对称ramped FSK。 双向Ramp 模式

双向Ramp模式允许AD9954在两个频率之间使用profile〈0〉信号作为控制输出提供一个对称式扫描。AD9954在双斜率模式下通过写RAM使能位为真并且RAM模式控制字的RSCW0为逻辑010（b）。双斜率模式下，profile〈1〉输入被忽略并且profile〈0〉输入是斜率方向指示器。在这种模式下，存储并非分段的，而是使用仅一个单独的开始及结束地址。影响着RAM控制的地址寄存器在与profile0相联系的RSCW中被加载。

在进入该模式时（通过一个I/O更新或者profile〈0〉改变），RAM地址产生器加载RSCW0的RAM片段起始地址位，并且斜率计数器加载RAM片段地址斜率位。RAM驱动来自起始地址的数据，且斜率计数器开始倒数到1。在该模式下操作时，toggling the profile〈0〉pin 不会引起设备产生一个内部I/O 更新。当profile〈0〉pin充当斜率方向指示器时，任何从I/O缓存到内部寄存器的数据转换只能够被一个I/O更新pin上的上升沿所引发。

现在的RAM地址控制是一个profile〈0〉输入的函数。当profile〈0〉位是逻辑1时，RAM地址产生器增加至下一个地址，当斜率计数器完成一个周期（并再次加载启动计数器）。如同ramp-up模式下，这个序列持续直到RAM地址产生器增加一个地址与最后的地址相等，只要profile〈0〉输入仍然保持为高。

如果profile〈0〉输入变低，RAM地址产生器快速减少并且斜率计数器重新加载。RAM地址产生器将在斜率周期内连续减少，直到RAM地址与起始地址相等时，只要profile〈0〉输入仍然保持为低。

序列的ramp上升和下降通过profile〈0〉输入信号来控制，因为只要该部分在双向ramp模式下编程（the sequence of ramping up and down is controlled via the profile〈0〉input signal for as long as the part is programmed into this mode.）在该模式下非停留位是一个Don’t Care，就像与profile1，2和3相联系的RAM片段控制字中的数据一样。仅profile〈0〉的RAM控制字中的信息被用来控制双向ramp模式下的RAM。 持续双向Ramp模式

持续双向ramp模式允许AD9954在两个序列之间提供一个自动对称扫描。AD9954在持续双向ramp模式下，通过写RAM使能位为真，且每个profile的RAM模式控制位习惯为逻辑011（b）来编程。

在进入该模式（通过一个I/O更新或者改变profile〈0〉）之前，RAM地址产生器加载当前RSCW的RAM片段起始地址位，并且斜率计数器加载RAM片段地址斜率位。来自起始地址的RAM驱动数据以及斜率计数器开始倒数至1。当斜率计数器完成一个周期时，RAM地址产生器增加至下一个地址，计数器再次加载斜率位并继续倒数。这个序列持续至RAM地址产生器增至一个与当前RSCW的RAM片段结束地址位相等时为止。在达到这个结束地址前，RAM地址产生器将减少斜率值直到斜率值达到RAM片段起始地址为止。在达到起始地址之前，整个序列将重复。

只要是在持续双向Ramp模式下来编程则整个序列就重复。在该模式下，非停留位是一个Don’t Care。通常，除了斜率上升及下降是自动的（无外部控制经profile〈0〉输入）并且开关profile是有效的外，持续双向Ramp模式在控制双边斜率模式时是一样的。一旦处于该模式下，地址产生器从起始地址下滑至结束地址，然后在把比率编程至斜率寄存器内时返回起始地址。该模式能使一个自动锯齿波特征产生。 持续循环模式

持续循环模式允许AD9954在两个频率之间提供一个自动的、持续单向扫描。AD9954通过写RAM使能位为真来在持续循环模式下编程并且每个profile的RAM模式控制位习惯为逻辑100（b）。

在进入该模式（通过I/O更新或者改变profile〈1：0〉）之前，RAM地址产生器加载当前RSCW的RAM片段起始地址位，斜率计数器加载RAM片段地址斜率位。来自起始地址的RAM驱动数据及斜率计数器开始倒数至1。当斜率计数器完成一个周期时，RAM地址产生器增加至下一个地址，并且计数器再次加载斜率位且继续倒数。这个序列持续到RAM地址产生器增加至与当前RSCW的RAM片段结束地址相等时为止。在达到这个结束地址

之前，RAM地址产生器再次加载RAM片段起始地址位并且该序列将重复。

只要该序列是在持续循环模式下被编程，循环中的序列通过指定RAM地址重复。非停留位在该模式下是一个Don’t Care。

RAM控制模式的操作注解及概要

1） 用户必须确保起始地址比结束地址低。

2） 改变profile或者发出I/O更新将自动终结当前扫描并开始下一次扫描。 3） 设置RAM目的文件位为真，RAM输出驱使相位偏置加法器有效。当以上讨论描

述一个频率扫描时，相位扫描操作也是可用的。 AD9954种模式的RAM控制操作（见表9）。

表9 RAM操作模式

RSCW〈7:5〉 (二进制) 000 001 010 011 100 101，110，111 内部profile控制

AD9954提供了一种模式，该模式下可建立起一种复合频率扫描，对于该模式时间控制可软件编程。内部profile控制能力脱离了Profile〈1：0〉pin并且AD9954处理profile之间的开关控制。模式被定义为允许连续脉冲或单脉冲profile转换为三种profile选择位的合并。这些被列在；饿表10中。当任何的CFR1〈29:27〉位有效时，内部profile控制模式被保留。内部profile控制仅在设备在RAM模式下操作时有效。线性扫描操作没有内部profile控制。

当内部profile控制模式被保留时，RAM片段模式控制位为Don’t Care并且设备操作所有的profile好像这些模式控制位在ramp-up模式下编程。当RAM地址产生器已经耗尽当前profile的存储内容时，Profile之间的转换就发生。

模 式 注 解 直接转换 Ramp up 不扫描，profiles有效，非停留位无效 扫描，profiles有效，非停留位有效 扫描，profile〈0〉为一个方向控制位，非停留位无效 扫描，profiles有效，非停留位无效 扫描，profiles有效，非停留位无效 无效模式—默认为直接转换模式 双向ramp 持续双向ramp 连续循环 开放 表10 内部profile控制

CFR1〈29：27〉 （二进制） 000 001 010 011 内部控制无效 内部控制有效，单脉冲，触发profile0，然后1，然后停止 内部控制有效，单脉冲，触发profile0，然后1，然后2，然后停止 内部控制有效，单脉冲，触发profile0，然后1，然后2，然后3，然后停止 100 101 内部控制有效，持续的，触发profile0，然后1，然后循环至起始0 内部控制有效，持续的，触发profile0，然后1，然后2，然后循环至起始0 110 内部控制有效，持续的，触发profile0，然后1，然后2，然后3，然后循环至起始0 111 无效 模式描述 单脉冲模式是一种复合扫描立即被执行的模式。例如，假定设备在ramp-up模式下编程并且CFR1〈29：27〉位被写为逻辑010（b）。在收到一个I/O更新之前，对于profile0内部控制逻辑信号设备开始执行ramp-up模式序列。对于profile〈0〉，在到达RAM片段结束地址位的值前，设备自动转换至profile1，并且执行ramp-up序列。对于profile〈1〉，在到达RAM片段结束地址位值前，设备自动转换至profile2，并且开始执行ramp-up序列。对于profile〈2〉，当RAM片段结束地址位值到达时，序列结束并且复合扫描已完成。另一个I/O更新的发出将重新启动脉冲处理。

持续内部profile控制模式是一种复合扫描被连续执行的模式，只要设备在该模式被下编程。使用上面的例子，除了将CFR1〈29：27〉位编程为逻辑101（b）之外，操作将一致直到对于profile2的RAM片段结束位的值到达。在这一点，停止序列被代替，从profile0起始，重复执行。

线性扫描模式

AD9954通过设置线性扫描使能位CR1〈21〉来处于线性扫描模式。在线性扫描模式下，AD9954输出频率将从一个起始频率上升， FTW0被编程为一个终止频率FTW1，或者从FTW1下降至FTW0。△频率调制字及斜率字决定了比率，在该比率下ramping发生。线性

扫描非停留字CFR1〈2〉控制设备上升至终止频率。当从FTW0上升至FTW1时，32位上升△频率调制字（RDFTW）增加频率累加。8位上升扫描斜率字（RSRRW）控制累加器增加的比率。当从FTW1下滑至FTW0时，32位下降△频率调制字（FDFTW）减少累加。8位下降扫描斜率字（FSRRW）决定了累加器减少的比率。

PS〈0〉pin控制扫描的方向，从FTW1至FTW0或者从FTW0至FTW1。在到达目的频率之前，AD9954线性扫描功能将既保持目标频率至PS〈0〉pin被改变，亦能立即返回至初始频率，FTW0，取决与线性扫描非停留位CFR〈02〉的状态。在线性扫描模式下操作时，绑定profile〈0〉pin不会引起设备产生一个内部I/O更新。当PS〈0〉pin作为扫描方向指示器时，任何从I/O缓存至内部寄存器的数据仅能被一个位于I/O更新pin的上升沿触发。

AD9954的线性扫描功能要求最低频率可被加载到FTW0寄存器并且最高频率可被加载至FTW1寄存器。For piece-wise，非线性频率转换，当频率转换正处于进程中将影响预期的响应时，将寄存器重新编程时必要的。图20 阐述了一种典型的频率ramp操作。重置后，设备将处于初始的单音模式。线性扫描模式下的编程步骤为： 0） profile 输入为00。

1） 设置线性扫描使能位（CFR1<21>=1）并设置或者清除现象扫描非停留位

（CFR1<2>={0,1}）。

2） 将上升或者下降的△频率调制字和斜率值编程。 3） 将低位及高位输出频率分别编程为FTW0和FTW1。 4） 应用I/O更新将数据移至寄存器（输出频率将为FTW0）。 5） 改变想要的PS<0>输入去扫描低频至高频并返回。

线性扫描capability性能的一般操作

在线性扫描模式下，PS <1>pin必须与逻辑0绑定。线性扫描模式有效时，当PS <0>pin从低转换至高时，RDFTW被用到频率累加器的输入并且RSRR寄存器被加载到扫描比率计数器。扫描比率计数器从初始值倒数至1，初始值点处频率累加器允许累加输入。斜率RSRR所给的比率处RDFTW持续累加直到频率加法器的输出与FTW1寄存器的值相等时为止。此时累加器停止累加，使AD9954输出到FTW1所给的频率。只要PS〈0〉pin仍为逻辑1，输出就仍为FTW1。

当PS〈0〉pin从高转换至低时，FDFTW的非被应用到频率累加器的输入，并且FSRR寄存器被加载至扫描比率计数器。每次计数器倒数至1时，频率累加器被允许累加输入。在

斜率(FSRR)所给的比率处FDFTW的非的累加一直持续到频率加法器的输出与FTW0寄存器的值相等时为止。此时，累加停止，AD9954输出FTW0所给的频率。只要PS〈0〉pin仍为逻辑0，则输出就保持为FTW0。

线性扫描非停留特点

线性扫描功能可通过一个非停留特征实现。如果线性扫描非停留位被设置，CFR1〈2〉=1，与非-线性扫描非停模式相同也是在上升沿扫描被启动。在PS〈0〉输入引脚检测到一个上升沿时，上升扫描被触发。频率持续扫描 在设置的比率处 通过上升沿扫描斜率 在设

置的分辨率 通过上升沿△频率调制字 直到达到终止频率为止。（The frequency continues to sweep up at the rate set by the rising sweep ramp rate at the resolution set by the rising delta frequency tuning word until it reaches the terminal frequency.）达到终止频率时，输出频率立即返回至起始频率，并且保持起始频率直到设备检测到PS〈0〉pin上后来的一个上升沿为止。图21是线性扫描非停留位被设置时的一个线性扫描模式操作的例子。 标记的A点表示PS0的上升沿被检测到，标记的B点表示AD9954已经决定Fout已达到终止频率并自动返回至起始频率。应注意的是在该模式下，每次扫描将要求Profile〈0〉pin上有一个独立的上升沿。使用非停留位的线性扫描仅能从FTW0至FTW1被扫描，通过使用正的线性扫描控制字。，当非停留位被设置时将PS〈0〉从1 toggling 至0不会触发一个下降沿扫描，亦不会扰乱一个已在进行中的正扫描。

对斜率计数器编程

线性扫描斜率计数器是一个可下载的计数器，当可用时，持续从加载值计数倒数至1。当上升转换时，加载值是RSRRW；当下降转换时，加载值是FSRRW。当斜率计数器为1时，合适的RFDTW或者FDFTW被加载并且计数器再次开始倒数直至1。只要计数器使能这种加载和倒数计数操作就会持续，在计数到达1之前计数器被强制加载的情况除外。

在计数到达1 之前Ramp计数器被加载的方法有三种： 方法一

通过改变PS〈0〉输入pin。当PS〈0〉输入pin从逻辑0改变为逻辑1时，RSRRW值被加载至斜率计数器，然后像往常一样倒数（计数）。当profile〈0〉输入pin从逻辑1改变至逻辑0时，FSRR值被加载至斜率计数器，然后像往常一样倒数（计数）。

方法二

在计数到达1之前如果CFR1〈15〉位被设置并且一个I/O更新被issued，斜率计数器可以被加载。如果扫描被enabled并且CFR1〈15〉位被设置，斜率计数器加载profile〈0〉pin决定的值每次一个I/O更新被issued。（If sweep is enabled and CFR1<15> is set, the ramp rate timer loads the value determined by the Profile<0> pin every time an I/O UPDATE is issued.） 如果profile〈0〉pin是低（高），斜率计数器加载FSRRW(RSRRW)。

方法三

第三种方法是从停止的线性扫描模式到活动的线性扫描模式，该方法中在计数到达1之前扫描斜率计数器可以被加载。当扫描使能位被设置时，斜率加载是profile〈0〉输入pin的一个功能。

持续的、“清除及释放”频率以及相位累加器清除功能

AD9954允许一个可编程的持续的频率扫描逻辑清零，并且具有相位累加器清除与释放或清零功能。每种特点可通过Bits CFR1控制。CFR1〈14〉可自动清除频率累加器位，CFR1〈13〉可自动清除相位累加器位。持续清除位被加载至CFR1〈11：10〉，在那里CFR1〈11〉清除频率累加器而CFR1〈10〉清除相位累加器。 持续清除位

持续清除位是简单的静态控制信号，正的高位时，为了在整个时段该位是起作用的（active）而将不同的累加器保持为0。当该位变为低位时，为非激活（不可用状态），各累加器可被操作。 清除及释放功能

自动清除频率累加器位被设置时，当接收到一个I/O更新信号或者一个profile pin的改变时，清除并释放频率累加器。自动清除相位累加器被设置时，当收到一个I/O更新或者其中的一个profile pin的改变时，清除和释放相位累加器。每一个I/O更新或者其中的profile pin改变时，自动清除功能被重复，直到适当的自动清除控制位被清除为止。

应注意的是这些位可独立编程并且无需同时是active的。例如，某个累加器可能在使用清除及释放功能而另一个累加器正在持续被清除。

可编程AD9954特点

相位偏置控制

一个14bit相位偏置（?）可能会通过控制寄存器的方式被加至相位累加器的输出。该特点为用户提供了三种不同的相位控制方法。

第一种方法是静态相位适配，在该方法中一个合适的相位偏置被加载至适当的相位偏置寄存器并不再改变。结果是输出信号通过一个相对名义信号的角度来被补偿。这允许用户 通过一些外部信号定相排列DDS输出，如果需要的话。

第二种相位控制方法是用户通过I/0端口规律地刷新相位偏置寄存器。通过适当地将更改限位偏置作为一个时间函数，用户可以执行一个相位调制输出信号。然而，I/0端口的速度与SYSCLK的频率限制了相位调制的性能的比率。

第三种相位控制方法涉及到RAM和profile 输入pin。AD9954能被配置成RAM驱动相位适配电路。用户可通过RAM控制相位偏置，这与频率扫描中的相关操作方式相似。细节见操作的RAM控制模式及线性扫描模式部分。 Shaped On-Off Keying

AD9954的Shaped On-Off Keying功能允许用户通过DAC来控制一个开关触发的ramp-up及ramp-down的时间。该功能被用在短的、突发的脉冲数据的传输，可减少的相反频谱影响。

本文来源：https://www.bwwdw.com/article/995p.html