数电指导书（全）

前 言

一、数字电子技术实验课程的教学目的

数字电子技术实验是电子信息、自动化等电类本科专业一门主要的实践性技术基础课程。通过本课程的学习使学生获得数字电子技术方面的基本知识和基本技能，加深对理论教学内容的理解，培养学生分析问题、解决问题的能力和创新意识，树立工程实际观点和严谨、求实、理论联系实际的学风。 二、课程的要求

通过数字电子技术实验课程的学习，学生应达到以下基本要求：

1.掌握常用TTL、COMS系列数字集成电路的基本特性、主要参数的意义和参数的基本测量方法。

2.具有分析基本数字单元电路逻辑功能和逻辑设计的能力。

3.基本能独立拟订实验步骤，掌握数字单元电路和功能模块的实验方法和技术。 4.会查阅和利用技术资料，具有设计、安装、调试简单数字系统的初步能力。 5.具有一定的分析问题和解决问题的能力，能够查找和排除数字电路中的常见故障。 三、预习报告和实验指导书书写要求（见电路实验指导书） 四、数字电子技术实验指导书说明

本实验任务书是与指定实验教材“数字电路实验与课程”设计相结合使用的。设置了10个实验项目，7个必修项目，3个选修项目，共24学时。“任务书”中各实验项目主要有实验目的、实验任务、预习要求、实验报告要求四项内容。部分实验项目增加了实验原理说明或补充说明内容。本课程的实验内容是按循序渐进原则设置的，逐步培养学生的独立实验能力。

五、学生实验守则

1.学生应尊重老师、服从管理、遵守实验室规章制度。

2.实验前应认真预习，按要求写出预习报告，经老师批阅后方可进行实验。

3.实验时必须严格执行操作规程，正确使用仪器设备和实验装置，接好线路后，必须认真检查，确认无误后，方可通电实验。实验中不得擅自离开座位，到处走动。

4.若仪器设备发生故障，应立即断电，并如实报告指导教师，因违反操作规程而造成仪器设备损坏者，除应做出书面检查外，还要按规定进行赔偿。

5.实验结束时，应自行检查、分析实验结果，然后由教师审阅签字后才能断电拆除线路。

1

6.保持实验室安静和整洁，爱护实验室一切设施。实验完毕，必须断开电源，并将仪器设备、实验装置、导线、 凳子、桌面等整理好，认真填写运行记录后方能离开。 7.实验室每组的仪器、装置、器材不能随意搬动、调换及擅自带出。

8.实验课不得迟到，迟到10分钟以上者不能参加实验，实验无故缺课3次以上者，实验成绩为不及格。

2

实验一 集成门电路参数测试

实验学时：3 实验类型：综合 实验要求：必修 一、实验目的

1、掌握集成门电路参数的物理意义及测试方法。 2、熟悉集成电路外型与管脚排列。 3、熟悉实验箱的组成和使用方法。 二、实验原理补充 （一）TTL门电路 1.电压传输特性

电压传输特性是输出电压Uo与输入电压Ui的函数关系，典型的电压传输特性曲线如图1-1所示。从该曲线可直接求出一些静态参数：VOH 、VOL、VON、VOFF、VNL、VNH等。

图1-1

2.高电平噪声容限电压VNH和低电平噪声容限电压VNL

VNH：VNH=VOHmin-VON，表示输入为高电平时，所允许的噪声电压最大值。对于74

系列为0.4V；对于74LS系列为0.7V。

VOL：VOL=VOFF-VOLmax，表示输入为低电平时，所允许的噪声电压最值。对于74系

列为0.4V；对于74LS系列为0.3V。

注：VOHmin值：对于74系列为2.4V；对于74LS系列为2.7V。

3

VOLmax值： 对于74系列为0.4V；对于74LS系列为0.3V。

（二）COMS门电路主要直流参数含义 1. VON：输出高电平电压值，VON?VDD；

2. VOHmin：输出高电平允许的最小电压值，VOHmin?0.9VDD； 3. VOL：输出低电平电压值，VOL?0V；

4. VOLmax：输出低电平允许的最大电压值，VOLmax?0.1VDD；

5. VIHmin（VOH）：使输出低电平为VOLmax的最小输入高电平值，当VDD?5V时，其规范值为3.5V；

6. VILmax（VOFF）：使输出高电平为VOHmin的最大输入低电平值，当VDD?5V时，其规范值为1.5V；

7. VNH：高电平噪声容限，VNH=VOHmin-VIHmin； 8. VNL：低电平噪声容限，VNL=VILmax-VOLmax。 （三）多余输入端处理方法：

1. TTL门电路输入端悬空，相当于输入高电平，测试时可以将多余输入端悬空，在复杂电

路中，为使电路工作状态稳定可靠应将多余输入端通过上拉电阻（1~3K?）接电源，或与其他输入端并联使用（在负载能力允许的情况下）。

2. COMS门电路多余输入端不允许悬空使用，根据情况多余输入端需接电源（与非门）或

接地（或非门）。 三、实验任务

（一）TTL四输入双与非门74LS20直流参数测试

1.导通电源电流ICCL和截止电源电流ICCH测试。测试ICCH时应将两个门的输入端接地。 2.低电平输入电流IIL和高电平输入电流IIH测试。 3. 扇出系数NO测试。

4. 电压传输特性测试（逐点法）

要求在传输特性的过渡区有三个以上的取值点。 （二）CMOS电路参数测试

4

1.CMOS六反相器CD4069平均延迟时间tpd测量

测试电路参数实验教材实验一的5.1.9图，改用5个非门串联构成闭路，用示波器测量该环形扫描器的扫描周期T，计算tpd。

图1-2 CD4096管脚图

2.CMOS二输入四或非门CD4001电压传输特性测试（图示法）

图1-3

用示波器XY方式观察门电路的电压传输特性电路如图1-3所示。将1KHZ正弦信号Ui经二极管D检波后接至或非门一输入端和示波器的X通道输入端，或非门输出信号Uo接至示波器Y通道的输入端，正弦信号Ui的幅度由0开始逐渐大，直到显示出完整的传输特性曲线为止。（X、Y通道增益开关均置于0.5V/div，耦合方式开关置于DC，Ui的幅度增

Ui两个坐标轴的分度，至X轴长度为10格止）要求用方格纸描绘特性曲线，标出Uo、VOH、

VOL、VILmax、VIHmin值。

5

图1-4 CD4001管脚图

四、预习要求

1.复习理论教材第2章有关内容、阅读实验教材实验一、三各项内容和任务书各项内容，画出各实验项目的实验电路图，74LS20电压传输特性曲线测试数据记录表格。

2. 测量扇出系数NO的原理是什么？为什么计算NO时只考虑输出低电平时的负载电流值，而不考虑输出高电平时的负载电流值。

3.由3个与非门串联构成闭路的环形扫描器的扫描周期T是平均延迟时间tpd的几倍。[用波形图说明（选作）]。 五、实验报告要求 1.实验教材的报告要求1。

2.实验教材的报告要求2（在实测电压传输特性曲线上标出的有关参数：VOH 、VOL、VON、

VOFF、VNL、VNH）

3.根据环形扫描器扫描周期T的测量值求出CD4069的平均延迟时间tpd，在CD4001传输特性曲线上标出VOH、VOL、VILmax、VIHmin值。

6

实验二 集成门电路的逻辑变换及应用

实验学时：3 实验类型：综合 实验要求：必修 一、实验目的

1.掌握门电路逻辑功能测试方法；

2.掌握用标准与非门实现逻辑电路变换的技巧。 二、实验任务

本实验的各项内容均要求写出逻辑变换表达式，据此画出逻辑变换电路图（标出所用的管脚号，包括电源与地端），用真值表记录逻辑功能测试结果。 1.用74LS00构成与门F?A?B 2. 用74LS00构成或门F?A?B 3. 用74LS00构成或非门F?A?B 4. 用74LS00构成异或门F?A?B 5. 用74LS00构成与或非门F?AB?CD

6. 用74LS00和74LS10构成三人表决电路F?AC?BC?AB

7. 用74LS00和74LS86构成一位全加器，输入为Ai、Bi、Ci?1输出和为Si，进位为Ci。 8. 用或非门CD4001构成与非门F?A?B （选作） 9. 用或非门CD4001构成异或门F?A?B （选作）。 三、提示：

1、用74LS00构成异或门的逻辑变换表达式

F?A?B?AB?AB?AA?AB?BB?AB?A(A?B)?B(A?B)?A?AB?B?AB?A?AB?B?AB?A?AB?B?AB2、用与非门74LS00和异或门74LS86构成一位全加器逻辑变化表达式

Si?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1

?(AiBi?AiBi)Ci?1?(AiBi?AiBi)Ci?1

?(Ai?Bi)Ci?1?(Ai?Bi)Ci?1?(Ai?Bi)Ci?1?(Ai?Bi)Ci?1

7

?(Ai?Bi)?Ci?1?(Ai?Bi)?Ci?1

(变换中应用了Ai?Bi?Ai?Bi)

Ci?AiBi?BiCi?1?AiCi?1?AiBi?BiCi?1?AiCi?1

?AiBi?(Ai?Ai)BiCi?1?(Bi?Bi)AiCi?1 ?AiBi?AiBiCi?1?AiBiCi?1?AiBiCi?1?AiBiCi?1 ?AiBi?(AiBi?AiBi)Ci?1?AiBi?(Ai?Bi)Ci?1 ?AiBi?(Ai?Bi)Ci?1

3、逻辑功能测试真值表举例：F?AC?BC?AB真值表

A 0 0 0 0 1 1 1 1 4、74LS10管脚图

B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F

图2-1 74LS10管脚图

四、预习要求

1、复习理论教材第3、4章有关内容，阅读实验教材实验二和任务书和各项内容。

8

2、根据任务书指定采用的电路，写出各实验项目逻辑变换表达式，画出逻辑变换实验电路图和相应真值表。 五、实验报告要求

1、根据实验结果完善各逻辑变换电路及真值表。

2、写出用与非门构成的F?AC?BC?AB的逻辑变换表达式，列出真值表，画出逻辑变换实用电路。可选用的与非门集成电路有74LS00、10、20，选用电路时应使所用的集成电路块数少，并需标出所用电路的管脚号。

9

实验三 集成触发器及应用

实验学时：3 实验类型：综合 实验要求：必修 一、实验目的

1. 掌握常用集成触发器的逻辑功能测试方法。 2. 掌握触发器的基本应用方法。 二、实验原理补充 1.JK触发器（74LS112）

本实验用的JK触发器74LS112是TTL双JK边沿型触发器，为下降沿触发。它不存在主从型触发器在CP=1期间要求J、K端信号不应发生变化的问题。图3-1（a）、（b）分别是它的引脚分布图和逻辑符号图。

161514131211109VCC1R2R2CP2K2J2S2QSJCPQ74LS1121CP1K1J1S1Q1Q2QGNDKQ12345678

R 图3-1（a） 图3-1（b）

74LS112的S端为直接予置端，R端为直接清零端，即予置和清零与CP无关，均为低电平有效，其特性方程为Qn?!?JQn?KQn。

将触发器的J、K端相连作为T端，则构成T触发器，其特性方程为

Qn?1= Qn T=1 Qn T=0

2.D触发器（74LS74）

10

DQSCPQR图3-2

本实验用的D触发器74LS74是TTL双D触发器，为上升沿触发。图3-2是它的逻辑符号图，引脚分布图见实验教材的附录。S、R端的功能与74LS112相同，它的特性方程为Qn?1?Dn。

将触发器的D端与Q端相连构成T触发器，其特性方程为Qn?!?Qn。 3. 用JK触发器（74LS112）构成同步七进制加法计数器

& /

J0CP0K0J1&J2CP2F0RQ0CP1Q0&K1F1RQ1Q1K2F2RQ2Q2时钟图3-3（a）同步七进制加法计数器

该计数器为同步时序逻辑电路，下面对计数状态进行分析： 1）列出驱动方程J0?Q1Q2，J1?Q0，J2?Q0Q1 K0?1，K1?Q0Q2,K2?Q1

n?1nnnn2)写出特性方程 Q0 ?J0Q0?K0Q0?Q0Q1nQ2nnnn Q1n?1?J1Q1n?K1Q1n?Q0 Q1n?Q0Q1Q2n?1nnnnnn Q2 ?J2Q2?K2Q2?Q0Q1Q2?Q1nQ2+5V

3）由特性方程列出状态转移表

11

n Q2Q1n 0 0 1 1 0 0 1 1 Q0n 0 1 0 1 0 1 0 1 n?1 Q2Q1n?1 0 1 1 0 0 1 0 0 n?1 Q00 0 0 0 1 1 1 1 0 0 0 1 1 1 0 0 1 0 1 0 1 0 0 0 4）由状态转移表画出状态转移图和时序波形图

图3-3（b）

图3-3（c）

由以上分析可看出，此电路有七个有效状态产生循环，由初态000开始，每输入一个计数脉冲，电路的状态按二进制递增，到第七个脉冲后，又返回到000状态。一个偏离状态“111”能自动返回循环序列中，故此电路是具有自启动特性的同步七进制加法计数器。 三、实验任务

1. D触发器（74LS74）逻辑功能测试

12

单 次正脉冲CPQLED1DRSQLED2K1K2K3逻 辑 开 关图3-4

1）图3-4是D触发器逻辑功能测试，按逻辑功能测试表，用逻辑电平开关依次设置D、R、

S的状态，按动单次脉冲，将LED1、2的显示结果记入功能表中，

2）T触发器功能测试

将D与Q端相连，先记录触发器的初态，Q0?、Q0? ，然后按动单次脉冲三次，记录Q1~Q3、Q1~Q3。

2、JK触发器（74LS112）逻辑功能测试，

自行画出逻辑功能测试电路图，按表2用逻辑电平开关依次设置S、R、J、K的状态，按动单次单脉记录测试结果。此表格的后四行为T触发器功能测试。

表1 D及T触发器逻辑功能测试表

/

/

S 0 1 1 1 1 1 1 1 1 1 R 1 0 1 1 1 1 1 1 1 1 D CP Qn?1 Qn?1 功能说明 ? ? 1 1 0 0 ? ? ? ? ? ? ? ? Q Q Q Q Q0= Q1= Q2= Q3= Q0= Q1= Q2= ? ? Q3= 13

3、用D触发器（74LS74）构成的四位环形计数器测试

参照实验教材P135图5.6.5电路图画出由两片74LS74、一片74LS11构成的四位环形计数器实验电路图（四个D触发器的Q端不接LED发光管，标上所有使用端标号）在面包板上连接电路。时钟脉冲CP为1KHz方波（TTL电平），用示波器双踪观察并描绘Q0~Q3、CP的波形图。方法：用CH1观察Q0波形并作内触发源，用CH2依次观察CP、Q1、Q2、（波形图画法参照图3-3（C））要求画出1—2个计数周期波形图。 Q3波形，

表2 JK及T触发器逻辑功能测试

S 1 0 1 1 1 1 1 1 1 1 R 0 1 1 1 1 1 1 1 1 1 J K CP Qn?1 Qn?1 ? ? 0 0 1 1 0 0 1 1 ? ? 1 1 0 0 0 0 1 1 ? ? ? ? ? ? ? ? ? ? 4、用JK触发器构成的同步五进制计数器测试

图3-5 同步五进制计数器

14

参照图3-5画出由两片74LS112、一片74LS08构成的同步五进制计数器实验电路图（应标出所用使用端的标号）。在面包板上连接电路。时钟脉冲CP为1KHz方波（TTL电平），用示波器观察并描绘CP、Q0、Q1、Q2波形图。方法：用CH1观察Q2波形并作内触发源，用CH2依次观察CP、Q0、Q1波形，（波形图画法参照图3-3（c）），要求画出1-2个计数周期波形图。 四、预习要求

1. 复习理论教材第5、6章有关内容，阅读实验教材实验六和任务书的各项内容，画出D、

JK触发器逻辑功能测试电路（标出管脚号）和逻辑功能测试。

2. 画出实验任务3或4的实验电路图（标出全部使用端的标号）并对电路的计数状态进行

分析（参照任务书给出的方法）。 六、实验报告要求

1、整理两种触发器逻辑功能测试表，并总结他们的逻辑功能特点。

2、将任务3或4计数器的实验波形图与由计数状态分析画出的波形图进行比较，说明它们是否具有自启动特性。

15

实验四 MSI计数器及应用

实验学时：3 实验类型：设计 实验要求：必修 一、实验目的

1、 掌握MSI计数器的逻辑功能及特点；

2、 掌握用MSI计数器构成N进制计数器的方法。 二、实验原理补充

MSI计数器本身具有特定计数功能，还可以利用它们外加适量的电路构成任意进制N计数器。如果M＞N,则只需要一片M进制计数器；如果M＜N,则需要多片M进制计数器级联。

nn构成N进制计数器的基本方法是从M（n=1、2?）进制计数器的状态转移表中跳跃（M-N) 个状态。通常利用MSI计数器的清零端或预制端来实现。下面用实例来说明用MSI计数器构成N进制计数器的几种方法。 1、 反馈复位法（预置端复位法）

&Q3EPQ2Q1Q0RD74LS160CPD3D2D1D0ETLD时钟脉冲图4-1（a）

0000000100100011010010011000011101100101

图4-1（b）图4-1（a）是用一片74LS160构成六进制计数器的电路图，图4-1（b）是其状态转移图。计数器从“0000”状态开始计数，第五个CP脉冲作用后为0101状态时，与非门（为反

16

馈状态产生电路）输出为0，即使预制端LD为0，当第6个CP脉冲到来时，计数器跳过了“0110”~“1001”4个状态直接返回到“0000”状态，从而实现了六进制计数器。 2、 反馈清零法

&Q3EPQ2Q1Q0RD74LS160CPD3D2D1D0ETLD时钟脉冲图4-2（a）

0000000100100110010101000011图4-2（b）

图4-2（a）、(b)分别是用74LS160构成的六进制计数器的电路图和状态转移。它与反馈复位法的电路相似，他提取的反馈状态不是“0101”而是“0110”。计数器初始状态仍然是“0000”，当第6个脉冲到来时，计数器状态为“0110”，与非门输出低电平，使计数器立即清零，返回到“0000”状态，即“0110”状态刚一出现，就很快消失，输出端Q1会产生正毛刺脉冲。 3、 进位输出端预置法

17

&QOCEPQ3Q2Q1Q0RD74LS160CPD3D2D1D0ETLD时钟脉冲+5V图4-3（a）

00000001001000110100100110000111图4-3（b）01100101

图4-3（a）、（b）分别是用74LS160构成的六进制计数器的电路图和状态转移图。当计数器状态循环的终态“1001”时，近位端Qoc为高电平。经与非门反相后使LD端为低电平，当下一个CP脉冲结束时，计数器被预置为“0100”状态，跳过了计数循环的前四个状态。而前两种方法是跳过了计数循环的后四个状态。 4、 任意数法

&Q3EPQ2Q1Q0RD74LS160CPD3D2D1D0ETLD时钟脉冲+5V图4-4（a）

18

00000001001000110100100110000111图4-4（b）01100101

图4-4（a）、（b）分别是用74LS160构成的六进制计数器的电路图和状态转移图。它的计数循环跳过了原循环的前后两个状态，初态“0010”由预置数决定，终态“0111”由提取的反馈状态决定。

5、 计数器异步级联构成N进制计数器（N＞M）

实验教材中图5、7、6（a）电路是用两片74LS160构成的78进制计数器。两级计数器采用的是异步级联，即串联进位方式，第一级计数器的进位输出信号作为第二级计数器的计数时钟输入信号。构成N进制计数器的方法是反馈清零法。两片74LS160级联后为

M2?102?100进制计数器，与非门提取的反馈状态为“01111000”，它跳跃了

“01111000” ～“10011001”22个状态，故为[N?(M2?100)?22 ]78进制计数器。 6、 计数器同步级联构成N进制计数器（N＞M）

实验教材中图5.7.6（b）电路是用两片74LS160构成的79进制计数器，两片74LS160为同步级联，即并行进位方式，两级计数器用同一个计数时钟信号，此时第一级的进位输出端CO应与第二级的使能端EP、ET相连。构成N进制计数器的方法是反馈复位法，与非门提取的反馈状态仍为“01111000”它跳跃了“01111001”~“10011001”21状态，故为79进制计数器。 三、实验任务

1、四位二进制同步加法计数器74LS161逻辑功能测试

COEPQ3Q2Q1Q0RD74LS161(160)CPD3D2D1D0ETLD单次脉冲K1K2逻 辑 电 平 开 关图4-5

K3K4K5K6K7K8 19

图4-5是74LS161的逻辑功能测试电路。表4-1是其逻辑功能测试表。其中预置功能测试的D3～D0数据由同学自行设置；计数功能测试应输入17次单次脉冲。

表4-1

CP RDLD EP ET 1 0 * * 1 1 0 * 1 1 * 0 0 * * * 1 1 1 1 ? ? ? 1 1 1 1 ↑ * * * ↑1 ? ↑11 ? ↑17 D3D2D1D0 自行设置 * * * * * * * * * * * * * * * * ? （７４ＬＳ１６０） ? （７４ＬＳ１６１） Q3Q2Q1Q0CO 功能说明 2、 同步十进制加法计数器74LS160逻辑功能测试

74LS160逻辑功能测试电路、表格与74LS161相同，只是计数功能测试时，输入单次脉冲为11次.

3、 用反馈复位法将74LS161构成七进制计数器

自行画出试验电路图，可用电路为74LS161、74LS10各一片，在实验箱上连接电路，用单次脉冲测试并纪录两个计数循环的Q3 ～D0 的状态。 4、 用反馈清零将74LS161构成七进制计数器

要求同上

5、 用反馈清零法将两片74LS161异步级联构成24进制计数器

要求同上，但只需用单次脉冲测试一个计数循环Q6 ～D0的状态，并标出计数循环的初态和终态。

6、 用反馈复位法将两片74LS161同步级联信号构成25进制计数器

要求同上 四、预习要求

1、复习理论教材第7章有关内容，阅读实验教材实验七和任务书各项内容。画出74LS161、160逻辑功能测试电路及逻辑功能测试表格（两种电路各画一个表格）

2、画出实验任务3或4、5或6 ,N进制计数器的实验电路图，指出他们计数循环的初态、终态和跳跃的状态数。

20

2、 完成任务1多谐振荡器电路的R1、R2、T1、T2、T、f、qmax、qmin计算并画出实验电路

图。画出任务2占空比可调矩形波产生器实验电路图。 五、实验报告要求

1、 将任务1振荡周期T（1）、T（2）、占空比qmax、qmin的测量值与理论计算值做比较，分析电

路设计的正确性。简要说明该电路的工作原理。

2、 将任务2-（1）VT、VT、ΔVT的测量值与理论值作比较，分析测量结果的正确性。如果

要ΔVT可变，应采取什么措施。

3、 计算任务2-（2）tWmax、tWmin理论值，并与测量值作比较，根据描绘的Ui、UO1、UO2、

UO3波形，简要说明该矩形波产生的工作原理。

+

-

31

实验八 数模转换器

实验学时：3学时 实验类型：综合 实验要求：选修 一、实验目的

1、 熟悉D/A转换器的基本工作原理。

2、 掌握D/A转换器DAC0832的性能及使用方法。 二、实验任务

1、 DAC0832单极性输出方式测试

+5V182019218RW21KREF917WR2XFERWR1CSVCCILEVQEF3AGNDDAC0832D6D5D4D3D2D1IOUT1112-7+12V610DGNDD7IOUT2D0123741+UO131415164567415K7K6逻 辑 电 平 开 关K5K4K3K2K1K0RW110K-12V

图8-1

图8-1是DAC0832单极性输出方式实验电路，运放μA741起电流/电压转换作用，RW1、RW2分别是调零和满刻度调节电位器。输入数据D0～D7由逻辑电平开关设置。 测试要求：

① 调零：置D7～D0=0～0，调RW1，使UO=0V； ② 满刻度调节：置D7～D0=1～1。调RW2，使U=-5V；

③ 按表8-1所列输入数据进行测试，并记录模拟输出电压UO值。

32

表8-1

数字输入代码 D7 D6 D5 D4D3 D2 D1 D0 00000000 00011010 01001101 10000000 10011010 11001101 11111111 模拟输出电压UO（V） 测量值 计算值 2、 用DAC0832构成阶梯三角波产生电路测试

+5V20198ILEVQEF+5V167623VCC13D7&5QDCPUQCQBQAQCCQCB1412151316D6REFD5RW21K9474LS193ABCDRDCPDLD10KHZ&D411151014方波0832IOUT1112-1984D37+12V6UO&5D2IOUT2123741+74LS00&674D115D0RW11K1CSWR1WR2XFERA地D地-12V18171023 图8-2 阶梯三角波产生电路

图8-2是有DAC0832构成的阶梯三角波产生电路。DAC0832的高四位输入数据D4～D7由四位二进制加/减计数器74LS193的四个输出端QA～QD提供，低四位数据输入端接地，即D3 D2 D1 D0=0000。74LS193的CPU、CPD分别加、减计数时钟端，为上升沿触发，进行加计数时要求CPD端为高电平，进行减计数时要求CPU端为高电平。QCC、QCB分别是进位、借位输出端。当有进位或借位是输出负脉冲。RD是直接清零端，高电平有效。LD是直接预置端，低电平有效。A～D是数据输入端，QA～QD是计数输出端。用四个与非门

33

将74LS193接成四位循环加/减计数器，使DAC0832的D7～D4数据由0000、0001?1111→1110、1101?→0000循环变化。 测试要求：

① 按照任务1方法检查零点和满刻度值。

② 用示波器观察并描绘UO的波形，测量波形和正、负峰值，上升和下降边的阶梯数和阶

梯ΔU值。 三、预习要求

1、 复习理论教材第十章关于D/A转换器内容。阅读实验教材十二中D/A转换器和任务书

各项内容。

2、 画出任务1实验电路图和数据记录表格，计算出各输入数字量对应的模拟电压值。画出

任务2实验电路图。 四、实验报告要求

1、 求出任务1的计算值与测量值的绝对误差和相对误差。

2、 将任务2测量的波形峰峰值、ΔU值与理论值作比较，如果DAC0832的高四位接地，

低四位D0～D3分别按74LS193的QA～QD，求出UO波形的ΔU值和波形峰峰值的理论值。

34

实验九 模数转换器

实验学时：3学时 实验类型：综合 实验要求：选修 一、实验目的

1、 熟悉A/D转换器的工作原理。

2、 掌握A/D转换器ADC0809的性能和使用方法。 二、实验原理说明 1、 ADC0809工作原理

ADC0809是一种带有8位变换器、8位多路开关以及与微处理机兼容的控制逻辑的CMOS组件，采用逐次逼近型工作原理。图9-1是它的电路原理框图。

图9-1 ADC0809电路原理框图

ADC0809由两大部分组成：第一部分为八通道多路模拟开关，它由地址锁存器和译码器控制，ADDA、ADDB、ADDC为二进制控制输入端，改变ADDA、ADDB和ADDC的数值（000～111），二进制译码器可译出8种状态，在地址锁存器允许端ALE为高电平时选通1N0～1N7中的一个通道，使选中的输入与输出接通。表9-1是模拟通道地址选通表。

35

表9-1 模拟通道地址选通表 3位地址 ADDC 0 0 0 0 1 1 1 1 ADDB 0 0 1 1 0 0 1 1 ADDA 0 1 0 1 0 1 0 1 1N0 1N1 1N2 1N3 1N4 1N5 1N6 1N7 被选中通道 第二部分为一个逐次逼近型A/D转换器，它由比较器、控制逻辑、输出缓冲器、逐次逼近寄存器、开关树组（把n个受二进制数码控制的电子开关按一顺序连接起来，称为开关树组）和256R电阻分压器（由于权电阻网络中电阻的个数和输入的二进制数码的位数相同，因此把n个按二进制数的位数大小置值的电阻分压器简称为2nR电阻分压器，即把8个按二进制数位权大小置值的电阻分压器简称为256R电阻分压器）组成，其中开关树组和256R电阻分压器组成8位D/A变换器。控制逻辑用来控制逐次逼近寄存器，从高位到低位逐次取一，然后将此数字量送到开关树组，用来控制开关与参考电平相连接。参考电平经256R权电阻分压器，输出一个模拟电压UO与Ux在比较器中进行比较。在比较前，逐次逼近寄存器全为0。变换开始时，先使寄存器的最高位D7=1，其余位仍为0，此数字控制开关组的输出为U0。若Ux

ADC0809引脚排列如图9-2所示，各引脚功能如下： 1N1～1N7：8路模拟信号输入通道。

ADDA、ADDB、ADDC：8路模拟信号通道的3位地址输入端。

ALE：地址锁存允许端，该信号的上升沿使多路开关的地址ADDA、ADDB、ADDC锁存到

36

地址寄存器中。

1234567891011121314IN3IN4IN5IN6IN7STEOCD3OECLKUCCUREF(+)GNDD1IN2IN1IN0ADDAADDB2827262524232221201918171615ADC0809ADDCALED7D6D5D4D0UREF(-)D2 图9-2 ADC0809引脚图

ST：启动信号输入端，此输入信号的上升沿使内部寄存器清零，下降沿使A/D转换器开始转换。

EDC：A/D转换结束信号。它在A/D转换开始时由高电平变为低电平；转换结束后由低电平变为高电平。此信号的上升沿表示A/D转换完毕，常用作中断申请功能。

OE：输出允许信号，高电平有效。用来打开三态输出锁存器，将数据送到数据总线。 D7～D0：8位数据输出端，可直接接入数据总线。

CLK：时钟信号输入端。时钟的频率决定A/D转换的速度。A/D转换器的转换时间TC等于64个时钟周期，CLK的频率范围为10～1280kHz。当时钟脉冲频率为640 kHz时，TC为100μS。 UREF（+）和UREF（-）：基准电压输入端，它决定了输入模拟电压的最大值和最小值。通常，UREF

（+）

和电源Ucc一起接到+5V电压上，UREF（-）接在地端GND上，此时，最低位表示的输入电

8

压为5V/2=20mV。

UREF（+）和UREF（-）也不一定要分别接在Ucc和GND上，但要满足以下条件：

0≤UREF（-）≤UREF（+）＜Ucc， [UREF（+）+UREF（-）]/2= Ucc/2。

三、实验任务

37

用ADC0809实现A/D转换测试

LEDX9+5VUCC11UREF(+)12UREF(-)101613RR6212019188D7D6D5D4D3ST151417D2D1D07EOC单次正脉冲22ALEADC080910KHZ方波CLKGNDADDAADDBADDCOEIN0IN1IN2IN3IN4IN5IN6IN7252423926272812345K1K2K3K4R1KX5逻辑电平开关RR

图9-3 ADC0809A/D转换实验电路图

图9-3用ADC0809实现A/D转换和实验电路图，通过5个1k电阻对+5V电压分压作为模拟输入电压加到1N1、1N3、1N5、1N7四个通道输入端；ADDA、ADDB、ADDC和OE端接逻辑电平开关用设置所需的状态；CLK端接10kHz方波作为A/D转换的时钟信号；ST和ALE端连在一起接单次正脉冲作为A/D转换启动信号；D7～D0和EOC端接逻辑电平显示LED用来显示A/D转换的输出数据和工作状态。 测试要求：

1、 按图9-3连接电路，检查无误后通电，测量Vcc和电阻分压器各端电压的实际值。

表9-2 Voc测量值

输入通道 1N1 1N3 1N5 1N7 4 3 2 1 模拟输入电压（V） 计算值 测量值 计算值 D7 D6 D5 D4 D3 D2 D1 D0EOC 输出数字量 测量值 D7 D6 D5 D4 D3 D2 D1 D0EOC 2、 用逻辑电平开关设置选通通道，并打开输出锁存器，按动单次脉冲启动0809进行A/D

38

转换。按表9-2顺序对四个通道的输入电压进行A/D转换测试。 四、预习要求

1、 复习理论教材第十章关于A/D转换器内容。阅读任务书各项内容。 2、 画出用ADC0809 A/D转换的实验电路图和实验数据记录表格。 五、实验报告要求

用Vcc和电阻分压器各端电压的测量值，计算输出数字量与其测量值进行比较，求出误差数（十进制）。

39

实验十 数据选择器及应用

实验学时：3学时 实验类型：综合 实验要求：选修 一、实验目的

1、 掌握数据选择器的功能特点和测试方法； 2、 熟悉数据选择器的应用方法。 二、实验任务

1、74LS153逻辑功能测试

测试要求：自行画出74LS153逻辑功能测试电路（A1、A0、S、D0～D3端接逻辑电平开关，Y端接逻辑电平显示LED）和功能测试表（参考实验教材表5.10.2；其中Y行应空白，为待测）。自行设置D0～D3数据，按功能表逐行测试Y的状态。 2、74LS151逻辑功能测试 测试要求同上。

3、 用74LS153和与非门构成具有选通控制端的八选一数据选择器

测试要求：参考实验教材5.10.3电路自行画用74LS153和74LS00各一片构成的八选一数据选择器电路图（选通控制器端E为高电平选通，低电平禁止，Y为0）按照1的要求测试其逻辑功能。

4、 用74LS153和与非门构成一位全加器

SiCiY1Y2AiBiA174LS153-1D10D11D12D13S174LS153-2D20D21D22D23S2A074LS00Ci-1&+5VS 图10-1

图10-1是由74LS153和74LS00构成的一位全加器电路图。下面用最小项之和表达式来说明它的构成原理：

40

本文来源：https://www.bwwdw.com/article/98x.html