数电习题解答(1-3)张克农 - 2

第2章 习题解答

2.4 若TTL与非门的输入电压为2.2V，确定该输入属于（1）逻辑0；（2）逻辑1；（3）输入位于过渡区，输出不确定，为禁止状态。

[解] 因为TTL与非门的UIH?2.0V，所以输入电压为2.2V时，属于(2)逻辑1。

2.5 若TTL与非门的输出电压为2.2V，确定该输出属于（1）逻辑0；（2）逻辑1；（3）不确定的禁止状态。

[解] 因为TTL与非门的UOH?2.4V，所以输出电压为2.2V时，属于(3)不确定的禁止状态。

2.7 TTL门电路电源电压一般为（1）12V；（2）6V；（3）5V；（4）-5V。

[解] (3) 5 V。

2.8 某一标准TTL系列与非门的0状态输出为0.1V，则该输出端所能承受的最大噪声电压为（1）0.4V；(2)0.3V；(3)0.7V；(4)0.2V。并求7400的扇出数。 [解] TTL与非门的UILmax UN UN NL?UILmax?0.8V，故该输出端在该应用场合所能承受的噪声电压为 ?UOL?0.7V

该逻辑门的噪声容限为

?UILmax?UOLmax?0.8?0.4?0.4V

7400的扇出数为

?IOLmax16I0.4??10；NH?OHmax??10；NO?min[NL,NH]?10 IILmax1.6IIHmax0.04

2.10 图题3.10中，G1、G2是两个集电极开路与非门，接成线与形式，每个门在输出低电平时允许灌入的最大电流为IOLmax=13 mA，输出高电平时的输出电流IOH<25μA。G3、G4、G5、G6是四个TTL与非门，它们Vcc(5V) Rc 的输入低电平电流IIL=1.6mA，输入高电平电流IIH<50μA，

VCC=5V。试计算外接负载RC的取值范围RCmax及RCmin。 G1 & G3 [解] RC的选择应同时满足逻辑要求和电流能力。 & 当OC门线与信号为逻辑0时，不仅要求输出低电平不超 G2 & G4 过UOLmax，而且还要考虑所有灌入一个导通的OC门的

电流不超过其允许电流IOLmax，可得 & VCC?UOLmax& G5 IRC?mIIL?IOLmax IRC?

RCV?UOLmax即RC?CC

IOLmax?mIILRCmin?VCC?UOLmax5?0.4??103?0.697k?

IOLmax?mIIL13?4?1.6图题2.10

& G6 当OC门输出为逻辑1时，G1,G2中的输出管截止，IOH为晶体管的穿透电流(ICEO),此时，穿透电流和负载门输入高电平电流IIH全部流经RC,应使OC门输出高电平不低于UOHmin，可得

VCC?IRCRC?UOHmin, RC?VCC?UOHminVCC?UOHmin?

IRCnIOH?kIIH

1

RCmax?5?2.4?106?10.4k?。

2?25?4?50B；

2.15 分析图题3.15中各电路逻辑功能。

[解] (a) 当C＝0时，G1禁止，输出高阻抗Z，对其后的异或门相当于接逻辑1，所以，

F2?D?1?D。而G2使能，输出为A，所以，F1?A?B?AB?AB?A当C =1时，G1使能，G2禁止，所以，F2?A?D?AD；F1?1?B?B。

（b）三态门的输出端并接在一起，因此，应控制其使能端，使三态门全部禁止或分时使能。使能信号控制下的功能输出与功能输入间的逻辑关系如表解2.15；

C3 C2 C1 F3 （c）当X = 0

时，经非门使输出表解2.15 0 0 0 Z 端三态门的控制

0 0 1 AB 信号EN?1，而

上三态门0 1 0 BC EN?X?0无

1 0 0 C 效，输出为高阻，

下三态门EN= 0使能，因此，F4?AB。

当X = 1时，输出端控制三态门的控制信号EN?X?0无效，所以F4 = Z。

F3 F 2 F 1 F 0 第3章 习题解答

＝1 3.5 设计一交通灯故障检测电路。要求R、G、Y三灯只有并一定有一灯亮，输出L=0；无灯亮或有两灯以上亮均为故障，输出L=1。要求列出逻辑真值表，如用非门和与非门设计电路，试将逻辑函数化简，并给出所用74系列器件的型号。

[解] 题目已规定逻辑变量并赋值，根据要求写出逻辑真值表3.5，列出逻辑函数式如下

MA3 A2 A1 A0 图题3.1

表题3.5 R G Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 L 1 0 0 1 0 1 1 1 ＝1 ＝1 ＝1 L?RGY?RGY?RGY?RGY?RGY ?(RGY)?RY?RG?GY

可选用6非门7404、2输入与非门7400、双4输入与非门7420实现电路设计（图略）。

3.10 试用一片3-8线译码器(输出为低电平有效)和一个与非门设计一个3位数X2X1X0奇偶校验器。要求当输入信号为偶数个1时（含0个1），输出信号F为1，否则为0。（选择器件型号，画电路连线图）。

[解] (1) 根据题意写出真值表如表解 3.10，将输出F用最小项表达式写出

F??m(0,3,5,6)?Y?Y?Y?Y0356

(2) 电路连接图见图解3.10。

(3) 根据验证，电路符合设计要求的逻辑功能。

2

74LS138 表解 3.10 11 X2 X1 X0 F A0 X0 2 000 1 Y0 A X 311001 0 Y1 010 0 A2 X2 Y2 & 011 1 F 100 0 Y 3 101 1 0 Y4 110 1 STC 0 Y5

111 0 STB 1 图解3.10

3.11 双4选1数据选择器74253的功能表见表3.2.3，先用门电路将它扩展为8选1数据选择器，再用它实现逻辑函数

F = AB + BC+AC

画逻辑电路图，令CBA对应着A2A1A0。 [解] (1) 根据所给器件扩展电路

74LS253的两个输出1Y和2Y未被选通时为高阻状态，故两个输出可直接连接作为一个输出端。先将双4选1MUX扩展为8选1MUX，电路见图解3.11。当A2A1A0从000~011时，1Y输出1D0~1D3；当A2A1A0从100~111时，2Y输出2D0~2D3。

(2) 设计整个电路

将逻辑函数F写为最小项和的形式：F

74LS253 D0 D1 D2 D3 D4 D5 D6 A0 A1 A

& 1D0 1D1 1Y 1D2 1D3 2D0 2D1 2D2 2Y 2D3 A0 A1 1EN 2EN (a) 图解4.11 令CBA=A2A1A0，D2=D3=D4=D6=D7=1，D0=D1=D5=0，即可用MUX实现上述函数的逻辑功能，电路见图题3.11(b)。

3.16 用比较器或加法器设计如下功能电路：当输入为四位二进制数N，N≥1010时，输出L=1，其余情况下L=0。

[解] [方法1]用比较器CC14585实现电路设计

根据题意令A3 A2A1 A0=N3N2N1N0、B3B2B1 B0= 1001，令IA>B=IA=B=1、IA

F 0 0 1 1 1 0 1 1 A B C (b) ?CBA?CBA?CBA?CBA?CBA

8选1MUX D0 D1 D2 D3 Y D4 D5 D6 D7 A0 A1 A2 F

3

[方法2] 用加法器实现电路设计

令A3 A2A1 A0=N3N2N1N0、B3B2B1 B0= 0110，则从进位输出CO可以得到输出L。电路见图解3.16(b)。

MC14585

N3 A0

N3 A1 N2 A1 F1 NA2 2 N1 A2 F2 N1 A3N0 A3 F3 N0 A4 F4 1 B0 YAB 1 IA>B 1 B4 0 IA=B 1 IA

(1) 8选1或16选1数据选择器； (2) 3-8线译码器或4-16线译码器。 [解] (1) 用一个16选1 MUX 74LS150实现电路，可令A3A2A1A0=DCBA，令D2=D5=D7= D8=D10=D12=D15=1，其它Di接0，输出即为F。

(2) 选用4-16线译码器74154和8输入的与非门74303实现

令A3A2A1A0=DCBA，将译码器的输出Y2、Y5、Y7、Y8、Y10、Y12、Y15接8输入与非门7430的七个输入，另一个接1，则7430的输出即为函数F。

4