一个12bit - 800MSPS电流舵结构的高速DAC的设计 - 20120507

12bit 800MSPS电流舵结构的高速DAC设计

关保贞

深圳集成电路设计产业化基地管理中心

摘要：本文设计了一个分辨率为12位，采样频率为800 MHz的高速电流舵结构DAC。该设计基于TSMC 0.18 um CMOS工艺，采用了二进制码控制和温度计码译码控制相结合的方式，从而在降低DNL误差和减小毛刺的同时，又能实现较小的芯片面积和功耗。为达到高的精度和高的转换速度，该设计在系统结构、电路结构以及芯片版图等方面都做了优化。

关键词：电流舵 温度计译码 高速DAC

1引言 随着通信、多媒体技术和计算机技术的快速发展，D/A转换器（Digital-to-Analog Converter，DAC）被广泛应用于国防、生活、工业自动化等各领域。速度、精度、功耗和芯片面积是DAC设计中的4个重要约束条件。传统的电压分配或电荷分配DAC，在输出端都需要电流/电压转换的放大器，从而限制了DAC的速度与精度。此外，传统的电流分配DAC需要用一个很大的器件来分配电流，会占用很大的面积。目前，可内嵌的高速、高精度、低功耗DAC是模拟集成电路领域中的研究热点之一。电流舵DAC（CSDAC）作为一种能实现更高速、更高线性度、更小面积的DAC，获得了广泛的应用。CSDAC有二进制权值型和温度计译码型两种实现方式。其中，二进制权值型DAC电路结构简单，但总谐波失真（THD）较大，单调性很差。温度计译码型DAC需要复杂的译码电路，芯片面积较大。综合二进制和温度型结构的优点，本文采用TSMC 0.18 um CMOS工艺设计了一个分辨率为12位、采样频率为800 MHz的DAC。达到了在保持高采样率基础上保证单调性及降低谐波失真的目的。

2 CSDAC的结构及设计指标

CSDAC的结构如图1所示，包括以下几个主要部分：电流基准单元，电流源阵列(SCA)，电流舵开关，锁存器阵列，译码器和时钟驱动单元。电流基准单元产生一个不随温度和电源电压变化的基准电流。电流源阵列是DAC的核心单元，采用分段结构。即高5位采用温度计码电流单元而低7位采用二进制电流单元。温度计码电流单元是二进制高位码通过一个二进制—温度计译码器后控制

电流源的开关流向，二进制电流单元则直接由低位

的二进制码控制开关流向。锁存器是用来同步开关

的驱动信号，通常与电流舵开关合起来成为一个阵列（swatch）。译码器实现二进制码到温度计码的转换。时钟驱动单元用来提供寄存器和锁存器所需的同步时钟。 CSDAC的工作原理如下：变化的数据由时钟同步输入到输入寄存器；高位的数据经过译码器从二进制码转换为温度计码，低位数据经过伪译码器，然后再经过锁存器同步后驱动电流舵开关，实现电流的加权；加权后的电流作为DAC的输出驱动外接的负载电阻，完成D/A转换过程。 图1 CSDAC的结构

本文设计的电流舵DAC的设计指标如表1所示。

分辨率 12位 转换速率 800Msps

满刻度电流 20mA 电源电压 3.3 微分非线性（DNL） 0.5 LSB 积分非线性INL 0.5 LSB 积分非线性产率 99.7% 无杂散动态范围 80dB@low freq. （SFDR） 65dB@high freq.

表1 CSDAC指标

3 CSDAC系统设计

CSDAC的系统结构包括DAC的分段方式，温度计码电流单元的开关方式，电流单元的布局方式以及电流单元的电流随机偏差，这些是影响到CSDAC静态参数DNL与INL的主要因素。

3.1 DAC的分段方式的设计

高精度CSDAC设计中一个重要的结构参数是DAC的分段方式，即采用温度计译码控制的单位电流源和采用二进制码控制的电流源各自对应的位数。二进制码的优点是无需译码逻辑得以节省部分面积，缺点是有大的DNL误差，单调性不能保证且会有大的转换毛刺；相比而言，温度计码的优势则是DNL误差小、单调性得到保证、毛刺小，缺点是增加的温度计译码电路的复杂度、面积和功耗。因此采用合理的温度计译码和二进制译码的组合，既可以保证DNL误差和毛刺的要求，又能实现较小的面积和功耗。假设一个N位DAC低B位采用二进制译码，高N-B位采用温度计码译码，单位电流源的电流标准偏差是sigma I,那么电流由二进制单元向温度计码单元过渡的电流增量的标准偏差sigma（ΔI）是sigma（ΔI）=sqrt(2^(B+1)-1)* sigma (I) /I *LSB.这个值是DNL的一个较好的近似[1]，在sigma (I) /I＝0.5％，且满足设计指标3sigma（ΔI）<1/2LSB，由上式得出B<9。因为除了工艺随机失配外还存在着梯度失配，设计时要留一定的裕度，在设计中取B=7即可满足设计指标。

故针对12位分辨率的设计指标，考虑温度计译码电路复杂性的因素，参考已有的设计，选择了5位温度计码7位二进制码的分段方式。

3.2 温度计码电流单元的开关方式的设计

确定分段方式以后，另一个重要的结构参数是

温度计码电流单元的开关方式。一个温度计码单元可以用几个子电流单元并联实现，而且对于存在着梯度（包括工艺，电学，温度，应力梯度）误差的电流源阵列来说，它们所处的位置或者说开关顺序对DNL和INL以及动态指标都有着影响。常见的开关方式有双中心对称（double centroid），四象限随机游动（Q^2 random Walk），三中心对称(Triple centroid)[2]等。图2(a)（b）分别说明了四象限随机游动7位分段的电流源开关方式和三次中心对称的开关方式。为了比较不同的开关方式对梯度误差的补偿作用，针对同一个基本的梯度模型对不同的开关方式进行了建模比较。[3]一阶梯度模型和中心点在电流单元阵列中心的二次梯度模型（二次梯度主要由封装应力产生，通常位于中心），电流源相对误差表示为： error_linear=

grad_lin*(cos(angle_lin)*xpitch*(matx-center_x+

1)+sin(angle_lin)*ypitch*(maty-center_y+1)) error_quad = 1+grad_poly*(((matx-center_x+1)*xpitch).^2+((maty-center_y+1)*ypitch).^2)

其中error_linear 和error_quad分别代表线性和二次误差，xpitch与ypitch代表单元间距，grad_lin与grad_poly分别是线性和二次梯度系数，center_x，center_y代表中心坐标，angle_lin代表线性梯度的角度。

基于上面的模型，利用Matlab建立了包含电流单元梯度误差的矩阵，首先通过Matlab仿真筛选确定了最佳的局部子单元开关顺序，如图2（b）右侧的开关顺序，其中的B单元代表dummy单元或者用作二进制单元。然后仿真计算了不同的开关方式时的DNL与INL。比较了图2所示的四象限随机游动7位分段的电流源开关方式和三次中心对称的5位分段的开关方式两种情形的DNL与INL，如图3所示；仿真结果验证了后者的开关方式不仅完全消除了一次梯度误差，而且对二次梯度误差也有较好的消除。

所以本文采用了图2（b）所示的三中心对称的开关方式。

(a) 四象限随机游动7位分段的电流源开关方式

(b) 本文采用的三次中心对称的5位分段的开关方式

图2 四象限随机游动7位分段的电流源开关方式和本文的

开关方式对比

(a) 线性梯度误差

（b）二次梯度误差，梯度最小点位于中心 图3 开关方式对DNL与INL的影响

3.3 电流单元的电流随机偏差的设计

除梯度误差外，影响电流源匹配进而影响INL的另一个因素是电流源的工艺随机失配。依据A.

Van den Bosch的INL良率模型，可以得出满足一定INL良率要求的电流源的随机失配要求[4]：其中inv_norm为反累积正态分布，n为分辨率，yield为INL小于0.5的产率。对于本文12bit 99.7%的INL 产率要求，可以得出电流源所需要的相对失配sigma I/I=0.25%

通过以上电流单元的系统结构设计确定了DAC的电流单元的基本结构。

4 CSDAC单元电路的设计及仿真

4.1电流源单元的设计

电流源单元MOS管最小的W*L值由满足INL产率的电流源匹配要求决定：

根据TSMC工艺手册得到的PMOS管参数AVT=14Mv*um,Abeta=1.1%um，选取VGS-VT=1V,以及单位电流源的电流5uA，得出W= 3.8um,L= 动态性能下降的几个因素：开关控制信号不同步，电流源漏端电压的变化以及前面提到的开关信号通过栅漏电容的馈通，均可以通过锁存器的设计来抑制。本文的设计采用了基于上升下降时间的giga-latch，[4] 锁存器的电路和输出信号仿真波形如图6所示。仿真结果表明该单元实现了输出信号的同步和低的交叉点。

17um。电流源的输出阻抗要足够大，一方面满足有限阻抗负载引起的失真不会导致SFDR过大，另一方面电流源的动态阻抗也要在高频下不影响DAC的动态建立。共栅管尺寸的选择是输出阻抗与寄生电容折衷的结果。本设计采用PMOS cascode做电流源，对电流源的输出阻抗做了仿真。典型情况下LSB单位电流源输出阻抗的仿真结果如图4所示，仿真结果表明，在2.3MHz频率时，输出阻抗100M欧，能较好满足12bit DAC的动态性能要求。

图4 电流源输出阻抗

4.2电流源控制开关电路的设计

为了减少开关控制信号通过开关管栅漏电容直接馈通到输出，开关管应取尽可能小。本设计为了增加cascode电流源的电压裕度，开关衬底采用了独立的偏置电压，由一个buffer电路来驱动衬底的偏置。最后的基本电流开关单元电路如图5所示：

图5 电流开关电路结构

4.3锁存器电路的设计

锁存器是用来同步开关的驱动信号。引起DAC

图 6 锁存器电路与瞬态仿真波形

同时为了开关时间的同步以减少毛刺能量，温度计码电流单元和二进制码电流单元采用同样的锁存器，采用伪开关和伪电流源来匹配锁存器的负载。

4.4译码电路的设计

在800MHz的刷新速率下，输出码的不同步会成为限制DAC速度的一个瓶颈。为了同步各位输出码，实现高的刷新速率，温度计译码电路采用了手工设计。使温度计译码各级逻辑单元有相同的扇入扇出数，采用负载相同的单元。DAC的二进制码采用了相同的逻辑门作为伪译码电路，以实现和温度计码部分的时序匹配。译码电路的仿真如图7所示，仿真结果表明仔细匹配译码电路的延迟，可以将输出码时差减小到300p秒，即可满足800MHz刷新率的要求。

图7 译码电路仿真结果

4.5 电流基准电路的设计

电流基准单元由帯隙基准电路、电压转电流电路及电流镜构成，如图8(a)所示。帯隙基准好的温度恒定性保证了基准电流的温度稳定性。基准电流随温度的变化如图8(b)所示。从图中可看出，温度从-10变化到110摄氏度，基准电流变化约0.02%/C，在环境温度比较稳定的情况下DAC的特性不会受到影响。考虑到电源噪声调制的影响，对帯隙基准的电源抑制比（PSRR）做了特别考虑，加入RC滤波减弱高频下电源调制产生的影响。帯隙基准的PSRR如图8（c）所示。从图中可看出高频的电源扰动被抑制，低频的100mV纹波造成的电流扰动约是0.0027%，能够满足DAC的工作要求。对三次中心对称电流源阵列的每个子单元用一个电流偏置，Ibias1到Ibias16分别偏置不同的子单元，即分布式的偏置，以此消除大面积电流阵列中由于阈值电压失配等因素引入的失配。

(a) 电流基准产生

（b）电流基准温度漂移

（c）帯隙基准电源抑制比

图8 电流基准电路及特性

5 总体仿真结果

5.1 建立时间仿真： 在典型情况下（TSMC 0.18um 3.3V typical工艺，55摄氏度，下同），对DAC作了全范围输入情况下的瞬态仿真，该DAC完成全范围转换达到终值的1LSB约（260uV）精度所需的建立时间是2.45nS，如图9所示。

图9 建立时间的仿真

5.2 SFDR仿真:

对输出信号从低频和高频的几个频点对DAC作了仿真，典型情况下，采样率800MSPS，输入信号频率较低fin=3/512*800MHz和较高fin=61/512*800MHz仿真结果如图10所示。表明在高频下电路的SFDR仍然达到77dB，证明了所设计电路能满足800Mhz采样率要求。

6 结论

本文介绍了一个12bit 800MS/s CSDAC的设计，采用了系统化设计方法，首先通过建模确定了较优的CSDAC系统结构参数，包括DAC的分段方式、温度计码电流单元的开关方式、电流单元的布局方式以及电流单元的电流随机偏差；接着设计CSDAC电路参数，特别是针对DAC的高速动态性能要求对电路做了优化设计。仿真结果验证了所设计的DAC达到了所有设计指标。

（a）低频（fin=3/512*800MHz）

(b)高频（fin=61/512*800MHz）

图10 DAC 输出FFT 频谱

参考文献

[1]Anne van den Borch,”Static and dynamic performance limitations for high speed D/A converters＂CLUWEN ACDAMIC PUBLISHERS,2004

[2]G.van de plas,“Systematic Design of a 14-bit 150MS/s CMOS Current-Steering D/A Converter”

[3]yonghua cong,＂Switching Sequence Optimization for Gradient Error Compensation in Thermometer-decoded DAC Arrays” IEEE Trans on circuits and system,Ⅱ,VOL.47,NO.7,July 2000

[4]Anne van den Borch,”An Accurate Statistical Yield Model for CMOS Current Steering D/A Converters” ISCAS 2000

[5]Anne van den Borch,”A 10-bit 1-G Sample/s Nyquist Current-steering CMOS D/A Converter” JSSC.VOL.36,NO.3,MARCH 2001

作者简介

关保贞，硕士，工程师。2000至2003在珠海南科集成电子公司技术开发部为产品工程师 ，负责产品工艺流程、设计规则的制定与改进。2003.9—2006.3 在西安理工大学微电子学与固体电子学专业学习，获硕士学位。 2006.4—2008.5为华润半导体（香港）设计部 计工程师，负责数摸混合电路的设计，多个项目量产。2008.4---2009.3 比亚迪股份有限公司高级模拟IC设计工程师 , 负责DC-DC组产品设计的整体把关与产品ESD的设计与优化。2009.3至今，在深圳IC基地管理中心任EDA技术支持工程师。

近1年来参与国家863计划项目1项，广东省部产学研结合示范基地项目1项，深圳市科技项目1项。

本文来源：https://www.bwwdw.com/article/8ofh.html