基于DDS模块

基于DDS模块的同步鉴相仪

学 生：陈 楠 物理与信息工程学院 指导老师：雷海东 物理与信息工程学院

摘要

DDS是一项关键的数字化技术，直接数字合成(DDS)频率源由于频率分辨率高、变换速度快，在通信、遥感测量、雷达等领域具有广阔的应用前景，但DDS合成频率比较低且输出频谱杂散较大，又限制了其应用。所以就采用一种小型数字比相测量装置，包括DDS分频处理模块，DDS分频处理模块的处理的被测信号和参考时钟信号连续到相位差采集器，相位差采集器信号连续到微处理器，微处理器比相位信号输入到积分电路及A/D模块。采用片内集成有A/D模块的LPC930系列单片机，以及现行比较成熟的DDS技术构建数字化比相测量装置。LPC930系列单片机具有的良好特性。而目前比较成熟的数字化DDS频率信合成处理技术使得输出信号具有良好的信噪比。概述了DDS的具体应用领域，并论述了国内外的 DDS的发展现状。

关键词：直接数字频率合成器；DDS；微处理器；A/D； LPC930

1

Abstract

DDS is a key technology of digital，Direct Digital Synthesis (DDS) frequency source because the high frequency resolution, fast transform, in communications, remote sensing, radar and other fields has broad application prospects，But the frequency synthesis DDS output spectrum is relatively low and large spurious, but also limits its application. So to open a small number of devices than the phase measurement, Including the DDS frequency processing module, DDS frequency processing module processing the measured signal and the reference clock signal to the continuous phase acquisition, Continuous signal acquisition phase to the microprocessor, Than the phase signal input to the microprocessor integrator and A / D module. Integrated with on-chip A / D module LPC930 MCU, And the existing DDS technology to build more mature than the digital phase measuring devices. LPC930 MCU has the good characteristics. At present, the number of mature synthesis of DDS frequency channel output signal processing technology makes a good signal to noise ratio. DDS outlined specific areas of applications, and discusses the current development at home and abroad DDS.

Keywords ：Direct digital frequency synthesizer; DDS; microprocessor; A / D;

LPC930

2

第一章 绪论

1.1 DDS模块的概述

传统的比相仪是由一个比相电路和一个机械记录仪组成，存在着精度不高，操作数据记录不方便，体积大等问题。

近二十年来，随着数字集成电路和微电子技术的发展，出现了一种新的频率合成技术——直接数字合成（Direct Digital Synthesize）技术。DDS的出现导致了频率合成领域的第二次革命。DDS具有相对带宽很宽、频率捷变速率快、频率分辨率高、输出相位连续、可输出宽带的正交信号、可编程、全数字化和便于集成等优越性能。

1971年，美国学者提出了以全数字技术，从相位概念出发直接合成所需波形的一中新的频率合成原理，称之为直接数字频率合成器(DDS)。这是频率合成技术的一次重大革命，但限于当时微电子技术和数字信号处理技术的限制，DDS并没有得到足够的重视。随着现代超大规模集成电路集成工艺的高速发展，使得数字频率合成技术得到了质的飞跃，它在相对带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成化等一系列性能指标方面，已远远超过了传统频率合成技术所能达到的水平。但是由于DDS数字化实现的固有特点，决定了其输出频谱杂散较大，从20世纪80年代末开始通过深入的研究认识了DDS杂散成因及其分布规律后，对DDS相位累加器进行了改进，ROM数据进行了压缩，使用了抖动注入技术以及对DDS工艺结构和系统结构进行了改进。但工艺的完善并没有彻底解决DDS中DAC的瞬态毛刺和非线性这些固有缺陷，而这些问题还会随着温度变化和电路工艺引入的数字噪声等发生随机变化，它们所带来的输出信号频谱质量劣化很难改善。近几年来，随着DDS技术的不断完善和发展，其输出频率、杂散、相位噪声、功耗、集成化等各项性能指标较早期产品已有大大提高，出现了一系列的优秀产品。由于其在频率合成以及信号调制等方面出色的性能，应用范围已扩展到通信、宇航、遥控遥测、仪器仪表等各项电子领域。

1.2 DDS模块的发展历史

20世纪80年代以来各国都在研制和发展各自的DDS产品，如美国QUALCOMM公司的Q2334，STANFORD公司的STEL 一1180，AD 公司的AD9854，美国Fluke公司的F一6060B等等。而国内也有很多厂家在生产数字频率合成器，但与国外的同类型产品相比较，技术指标上还有很大的差距。例如：北京科奇公司的KH1460型信号发生器输出频率5 kHz～50 MHz，最小分辨率达0．1Hz；南京新联电子的EEl411C

3

输出频率为0．01 Hz～ 10 MHz，最小频率分辨率达0．01 Hz；上海爱仪的AS1051S频率输出范围0．1 Hz～150 MHz，具有信号失真小，输出稳幅，轻巧美观的特点 。 国外的数字频率合成器技术已经达到十分先进的水平，许多著名电子公司己研制出品质优越的数字信号合成器。20世纪80年代至今，DDS的发展在国外已经有 了翻天覆地的变化。除了以上所提到过的那些老牌公司，现在世界各国又投入了相当大的生产力以及一些欣欣公司的诞生。目前Fairchild Data，Harris，Plessy，Qualcomm，Sciteq以及Stanford rele com等等。市场上性能优越的DDS芯片也层出不穷，Qua]一comm公司推出了DDS系列Q2220，Q2230，Q2334，Q224o，Q2368，其中Q2368的时钟频率130 MHz，分辨率0．03 Hz，杂散一76 dBc，变频时间0．1 Ps；Sciteq公司推出了系列化的DDS产品，其中ADS一431，时钟频率1．6 GHz，可正交输出，分辨率1Hz，杂散一45 dBc，变频时间30 ns；美国Analog Device 公司也相继推出了他们的DDS系列：AD9850，AD9851，可以实现线性AD9852，两路正交输出的AD9854以及以DDS为核心的QPSK调制器AD9853、数字上变频器AD9856和AD9857。AD公司的DDS产品全部内置了D／A变换器，称为Complete—DDS。 其中AD9854时钟频率达到30 MHz，近端杂散抑制优于一80 dBc，远端优于一48 dBc，相位噪声一148dBc／Hz，频率跳变速度130 ns，频率分辨率1 Hz。随着这些年来我国对超大规模集成电路的重视以及各大院校研究所的努力，相继出现了许多DDS方面的研究论文，走上了逐步发展的道路，但是在这些大量的文献之中主要是运用DDS去实现许多良好的功能或者是对其性能指标作详细的分析再加以 改进提高，然而几乎是没有关于如何设计DDS芯片或者是有自己的DDS芯片诞生，因此我国在DDS的研究上与国际水平还是有很大的差距。随着近几年来我国芯片产业的快速发展，对DDS的研究已经有了突破j生的进展。以上所述大都是基于ROM查询法，而我国利用自主知识产权的DAC IP核设计和电路高速工作的设计技术，研发出0．35 工艺硅(Si)基CMOS方式，2 GHz合成时钟频率的ROM—Less直接数字频率合成芯片¨ 。又从原理分析到芯片设计及流片验证完整地研发出融人过采样Σ／△技术的新型高分辨率直接数字频率合成芯片，该工作受到国际同行的重视与好评。表2为我国研制的DDS芯片与国际同类先进产品的较近年来随着GSM，GPRS，3G，B1ueTooth乃至已经提出标准的4G等移动通信以及LMDS、无线本地环路等无线接人的发展， 同时加上合成孔径雷达、多普勒冲雷达等现代军事、国防、航空航天等在科技上的不断创新与进步，世界各国非常重视频率合成器的发展。所有的这些社会需求以及微电子技术、计算机技术、信号处理技术等本身的

4

不断进步都极大刺激了频率合成器技术的发展。可以预料，随着低价格、高时钟频率、高性能的新一代DDS芯片的问世，DDS的应用前景将不可估量，我国正朝着这个方向逐步前进!

1.3 目的和意义

与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。在各行各业的测试应用中，信号源扮演着极为重要的作用。但信号源具有许多不同的类型，不同类型的信号源在功能和特性上各不相同，分别适用于许多不同的应用。目前，最常见的信号源类型包括任意波形发生器，函数发生器，RF信号源，以及基本的模拟输出模块。信号源中采用DDS技术在当前的测试测量行业已经逐渐称为一种主流的做法。目的就是在于提供一种小型数字化的比相测量装置以解决传统的比相仪存在精度不高，操作，数据记录不方便，体积庞大等问题。由于对各种高精度频率源的长期特性进行评估测量因而涉及到一种数字化的鉴相测量装置。

5

第二章 DDS模块

2.1 DDS的简介

DDS同DSP（数字信号处理）一样，是一项关键的数字化技术。DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。

一块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。

另外，有些DDS芯片还具有调幅、调频和调相等调制功能及片内D/A变换器

图1 AD7008

2.2 DDS的原理

直接数字频率合成的理论依据是时域抽样定理，即一个频带限制在(0，fc/2)Hz范围内的时间信号f(t)，如果以Tg=1/fc秒的间隔对它进行等间隔抽样，则信号将被所得到的抽样值完全确定。也就是说，此信号f(t)可以由其采样值完

6

全恢复过来。DDS正是基于这样一个原理而形成的，它将一个阶梯化的信号(即采样信号)通过一个理想的低通滤波器，就得到原始的连续信号f(t)。

DDS的工作原理框图如图2所示，DDS系统由频率控制字、相位累加器、正弦查询表、D/A转换器和低通滤波器组成。参考时钟为高稳定度的晶体振荡器，其输出用于同步 DDS各组成部分的工作。DDS系统的核心是相位累加器，它由N位加法器与 N位相位寄存器构成，类似一个简单的计数器。加法器将频率控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是 DDS输出的信号频率。正弦查询表是一个可编程只读存储器(PROM)，存储的是以相位为地址的一个周期正弦信号的采样编码值，包含一个周期正弦波的数字幅度信息，每个地址对应于正弦波中0~360度范围的一个相位点。将相位寄存器的输出与相位控制字相加得到的数据作为一个地址对正弦查询表进行寻址，查询表把输入的地址相位信息映射成正弦波幅度信号，通过 D/A变换器把数字量变成模拟量，再经 过低通滤波器平滑并滤除不需要的取样分量，以便输出频谱纯净的正弦波信号。

图2 DDS结构框图

2.3 DDS的主要芯片介绍

7

2.4 DDS的性能分析

2.4.1 DDS优点综述

正由于DDS采用全数字技术，从概念到结构都有很大的突破，所以它具有其他频率合成所无法比拟的优越性。

⑴ 频率分辨率高。若时钟频率不变，DDS频率分辨率仅由相位累加器位数来决定，也就是理论上的值越大，就可以得到足够高的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多都小于1mHz甚至更小，这是其他频率合成器很难做到的。

⑵ 工作频带较宽。根据Nyquist定律，只要输出信号的最高频率分辨率分量小于或等于fclk/2就可以实现。而实际当中由于受到低通滤波器设计以及杂散分布的影响限制，仅能做到40% fclk左右。

⑶ 超高速频率转换时间。DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。DDS的频率转换时间可达到纳秒数量级，比使用其它的频率合成方法都要小几个数量级。

⑷ 相位变化连续。改变DDS输出频率，实际上改变的是每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。

⑸ 具有任意输出波形的能力。只要ROM中所存的幅值满足并且严格遵守Nyquist定律，即可得到输出波形。例如三角波、锯齿波和矩形波。

8

⑹ 具有调制能力。由于DDS是相位控制系统，这样也就有利于各种调制功能。

2.4.2 DDS的不足之处主要有如下两点：

散分量丰富。这些杂散分量主要由相位舍位、幅度量化和DAC的非理想特性所引起。因为在实际的DDS电路中，为了达到足够小的频率分辨率，通常将相位累加器的位数取大。但受体积和成本的限制，即使采用先进的存储方法，ROM的容量都远小于此，因此在对ROM寻址时，只是用相位累加器的高位去寻址，这样不可避免地引起误差，即相位舍位误差。另外，一个幅值在理论上只能用一个无限长的二进制代码才能精确表示，由于ROM的存储能力，只采用了有限比特代码来表示这一幅值，这必然会引起幅度量化误差。另外，DAC的有限分辨率以及非线性也会引起误差。所以对杂散的分析和抑制，一直是国内外研究的特点，因为它从很大程度上决定了DDS的性能。

频带受限。由于DDS内部DAC和ROM的工作速度限制，使得DDS输出的最高频率有限。目前市场上采用CMOS、TTL等工艺制作的DDS芯片工作频率一般在几十MHz至几百MHz左右。但随着高速GaAs器件的出现，频带限制已明显改善，芯片工作频率可达到2GHz范围左右。

2.5 DDS的实际应用

2.5.1 DDS作为分频器在PLL中的应用

PLL电路对输入信号相当于一个窄带跟踪滤波器，因此将DDS输出信号

作为参考信号驱动一个PLL后，不但可以大大抑制杂散信号，还可以方便地将频率信 号倍频提高，但采取该方法会使输出信号的相位噪声恶化。而如果在环路中将压控振荡器的输出信号作为DDS的输入信号，DDS在电路中就成为一个分辨率极高的分频器，不仅能利用环路实现杂散抑制，同时也可使输出信号的相位噪声降低，而且由于不必采用高频晶体振荡器，系统成本也会大大降低，并很容易

使整个电路采用混合电路工艺进行系统集成。其原理如下图3所示

9

图3 DDS+PLL混频方案原理图

采用 DDS+DS组合方式，可实现宽带DDS频率合成器。它由晶体振荡器、控制电路、DDS、倍频器、带通滤波器、功率放大器等电路组成。

DDS可选用AD9854作为频率合成器核心器件，它的系统时钟高达300MHz，频率分辨率为1mHz，100M并口编程速率以及较高杂散抑制度。AD9854的优良性能使超高速频率合成器实现成为可能。晶体振荡器输出经AD9854内置的倍频器七倍频后，DDS以七倍晶体振荡频率作为系统时钟。为了简化电路、提高频率切换时间，DDS输出信号经过一个带通滤波器后，驱动九倍频器链作为频率合成器的输出。带通滤波器BPF1后插入的放大器的作用是增加DDS输出信号幅度，提高倍频器的效率，同时在两级倍频器后加入两个五阶通滤波器来抑制带外杂散，频率合成器输出信号f0为9×fDDS。 2.5.2 DDS在雷达和电子对抗中的应用

频率捷变雷达是指脉冲载频(脉冲内，脉冲间或脉冲组间)快速有规律或随机 变化的雷达，它比普通雷达具有更强的抗干扰能力，并有增加雷达探测距离、提高跟踪精度、改善角度和距离分辨力以及避免雷达之间相互干扰等优点，近年来得到了广泛重视。频率捷变雷达包括两大类：相参频率捷变雷达和非相参频率捷变雷达。在频率捷变雷达中，由于每次发射出去的脉冲载频在快速变化，为了使混频后的信号为一个固定中频，就要求有一个随磁控管频率快速变化的本振源 ，由于DDS具有精度高、转换快、稳定性好等优点，使得本振源具有较高的稳定性 和跟踪精度。可以广泛应用于相参频率捷变雷达、非相参频率捷变雷达和自适应频率捷变雷达系统中。DDS经过倍频，一路送至接收机，经过混频后作为本振信号。另一路 则加至二极管调制器进行脉冲调制，然后加至行波管放大，

10

再加到由增幅管构成的末 级放大器放大到所需要的功率，送到天线发射出去。 在电子对抗中，对雷达施放有源干扰，是对雷达进行考验的主要手段之一，这就要求现代干扰机必须性能优良，不断地提高自动化和自适应能力，来达到最佳的目的。将 DS应用到干扰机中，可以有效地提高其干扰样式的控制能力，使干扰机具有足够快的引导时间等优点。

由于DDS采用数字结构，可以灵活地实现频移键控、相移键控和幅度调制等功能，使其在数字通信中得到了广泛应用。DDS作为一种先进的信号产生技术也已经广泛应用于各个方面：信号源仪器，测量分析仪器，数字信号处理，工业控制，通信、软件无线电等等。

11

第三章 同步鉴相仪（比相器）

3.1鉴相仪定义

是能够鉴别出输入信号的相差的器件，是使输出电压与两个输入信号之间的相位差有确定关系的电路并在变化过程中保持一定的相对关系。

比相测量装置构造 一种小型数字化比相测量装置，它包括 DDS 分频处理模块，其特征是，DDS分频处理模块处理的被测信号和参考时钟信号连接到相位差采集器，相位差采集器信号连接到微处锼器，微处理器比相后信号输入到积分电路及A/D模块.所述小型数字化比相测量装置，其特征是相位差采集器、微处理器和 A/D 模块采用集成的 LPC930 系列单片机 。

3.2 微处理器

3.2.1简介

微处理器用一片或少数几片大规模集成电路组成的中央处理器。这些电路执行控制部件和算术逻辑部件的功能。微处理器与传统的中央处理器相比，具有体积小，重量轻和容易模块化等优点。微处理器的基本组成部分有：寄存器堆、运算器、时序控制电路，以及数据和地址总线。微处理器能完成取指令、执行指令，以及与外界存储器和逻辑部件交换信息等操作，是微型计算机的运算控制部分。它可与存储器和外围电路芯片组成微型计算机。

集成电路、超大规模集成电路、甚大规模集成电路等几代，发展速

度之快是其他产业所没有的。半导体技术对整个社会产生了广泛的影响，因此被称为“产业的种子”。中央处理器是指计算机内部对数据进行处理并对处理过程进行控制的部件，伴随着大规模集成电路技术的迅速发展，芯片集成密度越来越高，CPU可以集成在一个半导体芯片上，这种具有中央处理器功能的大规模集成电路器件，被统称为“微处理器”。

今天，微处理器已经无处不在，无论是录像机、智能洗衣机、移动电话等家电产品，还是汽车引擎控制，以及数控机床、导弹精确制导等都要嵌入各类不同的微处理器。微处理器不仅是微型计算机的核心部件，也是各种数字化智能设备的关键部件。国际上的超高速巨型计算机、大型计算机等高端计算系统也都采用大量的通用高性能微处理器建造。 3.2.2组成和分类

逻辑运算单元、控制单元和存储单元组成。

根据微处理器的应用领域，微处理器大致可以分为三类：通用高性能

12

微处理器、嵌入式微处理器和数字信号处理、微控制器。一般而言，通用处理器追求高性能，它们用于运行通用软件，配备完备、复杂的操作系统；嵌入式微处理器强调处理特定应用问题的高性能，主要用于运行面向特定领域的专用程序，配备轻量级操作系统，主要用于蜂窝电话、CD播放机等消费类家电；微控制器价位相对较低，在微处理器市场上需求量最大，主要用于汽车、空调、自动机械等领域的自控设备。

3.3 A/D模块转换原理

3.3.1 A/D转换的过程是模拟信号依次通过取样、保持和量化 编码几个过程后转换为数字格式。

⑴ 取样与保持

一般取样和保持过程是同时完成的，取样-保持电路的原理图如图4所示， 由输入放大器A1、输出放大器A2、保持电容CH和电子开关S组成，要求 AV1 * AV2 = 1。

原理是：当开关S闭合时，电路处于取样阶段，电容器充电，由于 AV1 * AV2

= 1，所以输出等于输入；当开关S断开时，由于A2输入阻抗较大而且开关理想，可认为CH没有放电回路，输出电压保持不变。

图4 取样-保持电路

取样-保持以均匀间隔对模拟信号进行抽样，并且在每个抽样运算后在足够的时间内保持抽样值恒定，以保证输出值可以被 A/D 转换器精确转换。 ⑵ 量化与编码

量化的方法，一般有舍尾取整法和四舍五入法，过程是先取顶量化单位Δ，量化单位取值越小，量化误差的绝对值就越小，具体过程在这里就不做介绍了。将量化后的结果用二进制码表示叫做编码。 3.3.2 A/D转换器的技术指标 ⑴ 分辨率

13

分辨率说明A/D转换器对输入信号的分辨能力，理论上，n位A/D转换器能区分的输入电压的最小值为满量程的1/2n 。也就是说，在参考电压一定时，输出位数越多，量化单位就越小，分辨率就越高。S12的ATD模块中，若输出设置为8位的话，那么转换器能区分的输入信号最小电压为19.53mV。 ⑵ 转换时间

A/D转换器按其工作原理可以分为并联比较型（转换速度快ns级）、逐

次逼近型（转换速度适中us级）、双积分型（速度慢抗干扰能力强）。不同类型的转化的A/D转换器转换时间不尽相同，S12的ATD模块中，8位数字量转换时间仅有6us，10位数字量转换时间仅有7us。8/10 位精度；7 us, 10-位单次转换时间.；采样缓冲放大器；可编程采样时间； 左/右对齐, 有符号/无符号结果数据；外部触发控制；转换完成中断；模拟输入 8 通道复用；模拟/数字输入引脚复用；1 到 8 转换序列长度；连续转换模式；多通 道扫描方式。ATD 模块有模拟量前端、模拟量转换、控制部分及结果存储等四部分组成。其中模拟前端包括多路转换开关、采样缓冲器、放大器等，结果存储部分主要有8个 16 位的存储器和反映工作状态的若干标志位。

3.4 单片机

3.4.1 单片机是一种集成在电路芯片，是采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU随机存储器RAM、只读存储器ROM、多种I/O口和中断系统、定时器/计时器等功能（可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路）集成到一块硅片上构成的一个小而完善的计算机系统。

LPC930系列单片机采用片内集成有A/D模块，是8位MCU，6倍于普通80C51单片机处理速度。 3.4.2 特性

当操作频率为12MHz时，除乘法和除法指令外，高速80C51 CPU指令执行时间为167～333ns，同一时钟频率下，其速度为标准80C51器件的6倍，只需要较低的时钟频率即可达到同样的性能，这样无疑降低了功耗和EMI；操作电压范围为2.4～3.6V。I/O口可承受5V(可上拉或驱动到5.5V)，4KB/8KB Flash字节可擦除程序存储器，具有1KB扇区和64字节页规格，字节擦除特性允许程序存储器用于数据存储，Flash编程操作执行时间小于2ms，Flash擦除操作执行时间小于2ms，256字节 RAM数据存储器，2个16位定时/计数器，每一个定时器

14

均可设置为溢出时触发相应端口输出或作为PWM输出，实时时钟可作为系统定时器。2个模拟比较器，可选择输入和参考源，增强型UART，具有波特率发生器、间隔检测、帧错误检测、自动地址识别和通用的中断功能。400kHz字节宽度的I2C通信端口，SPI通信端口，8个键盘中断输入，另加2路外部中断输入，4个中断优先级，看门狗定时器具有片内独立振荡器，无需外接元件，看门狗定时器溢出时间有8种选择，低电平复位，使用片内上电复位时不需要外接元件，复位计数器和复位干扰抑制电路可防止虚假和不完全的复位。另外还提供软件复位功能，低电压复位(掉电检测)可在电源故障时使系统安全关闭。该功能也可配置为一个中断，振荡器失效检测，看门狗定时器具有独立的片内振荡器，因此它可用于振荡器的失效检测，可配置的片内振荡器及其频率范围和RC振荡器选项(通过用户可编程Flash配置位选择)。选择RC振荡器时不需要外接振荡器件，振荡器选项支持的频率范围为20KHz~12MHz，可选择RC振荡器选项并且其频率可进行很好的调节，可编程端口输出模式：准双向口，开漏输出，推挽和仅为输入功能。端口“输入模式匹配”检测。当P0口管脚的值与一个可编程的模式匹配或者不匹配时，可产生一个中断，双数据指针，施密特触发端口输入，所有口线均有LED驱动能力(20mA)，最大综合I/O口电流为100mA，可控制口线输出斜率以降低EMI，输出最小跳变时间约为10ns，最少23个I/O口(28脚封装)，选择片内振荡和片内复位时可多达26个I/O口。当选择片内振荡器及复位时， P89LPC930/931只需连接电源和地，串行Flash编程可实现在电路编程，Flash保密位可防止程序被读出，Flash程序存储器可实现在应用中编程，这允许在程序运行时改变代码，空闲和两种不同的掉电节电模式，提供从掉电模式中唤醒功能(低电平中断输入唤醒)，典型的掉电电流为1μA(比较器关闭时的完全掉电状态)。28脚TSSOP封装，仿真支持。

单片机自动完成赋予它的任务的过程，也就是单片机执行程序的过程，即一条条执行的指令的过程，所谓指令就是把要求单片机执行的各种操作用的命令的形式写下来，这是在设计人员赋予它的指令系统所决定的，一条指令对应着一种基本操作；单片机所能执行的全部指令，就是该单片机的指令系统，不同种类的单片机，其指令系统亦不同。为使单片机能自动完成某一特定任务，必须把要解决的问题编成一系列指令（这些指令必须是选定单片机能识别和执行的指令），这一系列指令的集合就成为程序，程序需要预先存放在具有存储功能的部件——存储器中。存储器由许多存储单元（最小的存储单位）组成，就像大楼房有许多

15

房间组成一样，指令就存放在这些单元里，单元里的指令取出并执行就像大楼房的每个房间的被分配到了唯一一个房间号一样，每一个存储单元也必须被分配到唯一的地址号，该地址号称为存储单元的地址，这样只要知道了存储单元的地址，就可以找到这个存储单元，其中存储的指令就可以被取出，然后再被执行。 程序通常是顺序执行的，所以程序中的指令也是一条条顺序存放的，单片机在执行程序时要能把这些指令一条条取出并加以执行，必须有一个部件能追踪指令所在的地址，这一部件就是程序计数器PC（包含在CPU中），在开始执行程序时，给PC赋以程序中第一条指令所在的地址，然后取得每一条要执行的命令在，在PC中的内容就会自动增加，增加量由本条指令长度决定，可能是1、2或3，以指向下一条指令的起始地址，保证指令顺序执行。

16

第四章 DDS模块在同步鉴相仪（小型数值化测

量装置）的实现

4.1 基本实现原理

将被测频率源信号f1以及参考频率源信号f2分别送至DDS处 理模块，通过DDS数字合成技术得到两路频率相近的的方波分频 信号，然后经过微处理器对两路信号的相位差以信号上升沿触发 处理方式进行采集，同时微处理器输出表征两路信号相位差的 占空比变化的数字方波信号，并送入积分电路后变成相应的直流 电压，微处理器片内集成的A/D转换模块对直流电压进行采集 最后通过RS232 串行通讯接口将测量数据传递给计算机，经计算 机数据处理后，将测量结果及实时测量曲线显示给用户端.如图5所示。

图5 小型数字化比相测量装置的原理图

4.2 DDS分频处理模块的程序分析（DDS分频处理模块示意图6）

参考时钟信号f2经隔离放大器1后被送至走时针计数器1，走计时器1对f2进行频率计数，通过单片机使能锁存器1对走时计数器1的计数值进行采样并锁存，从而得到具体的参考时钟信号的频率F2。被测频率信号f1经隔离放大器2后其中一路被送至DDS1(如图7）的外部时钟输入端，作为DDS1工作用参考时钟，同时DDS1的外部数据通讯端口CS（片选）、SCLK（写脉冲）、SDI0（数据）分别连接至单片机，用以接受来自单片机的控制字命令及数据的传输。

实际选用的DDS芯片内部有2个48为频率控制寄存器（F0、F1），对于本装置被测频率信号f1，当不使用DDS1内部PLL倍频功能时，48为频率控制寄存器

17

F0全填充1时，DDS1会有频率为f1的时钟信号输出，但是在实际应用中，位了拓宽比相装置对被测频率信号的测量范围，如当参考时钟信号频率取10MHZ，而被测信号频率为上百甚至几百赫兹时，就需要对被测频率信号先做分频处理，在保证原信号频率稳定度不受影响的前提下降低被测信号的频率，在本装置中，拟采用对被测信号f1作1/100分频处理，通过单片机将具体的分频数值传送至DDS1实现信号分频处理，其数值分频值的计算方法如下：

D=248×f/f1 (1)

其中，D为所需要计算的具体分频数值，f1为被测信号频率，f为所需要的具体分频信号频率，对于f=(1/100)f1情况，分频数值D应为248×10-2。单片机与DDS1之间的通讯采用串行通讯的时序进行。当CS为高电平时，SCLK,SDIO引脚为高阻状态。当CS为低电平时，DDS1将处于通讯状态，此时当单片机对引脚SCLK输入一个上升沿脉冲时，将使挂在数据总线SDIO上的以二进制表示的一位分频数值数据写入DDS1数据缓冲区，直至最终一个二进制分频率数值数据写入后，通过DDS1的内部比较器处理将会得到所需要的分频信号输出。

将经DDS1模块1/100分频处理后得到的频率信号f送至走时计数器2，走时计数器2对f进行频率计数，通过单片机使能锁存器2对走时计数器2的计数值进行采样并锁存，单片机通过对锁存器2计数数据的读取并作乘100处理后便可得到具体的被测信号的频率值F1。通过式（2），单片机决定具体的传送至DDS2的分频参数：

Data=248×(F2-Δf)/F1 (2)

式中，F1、F2为通过走时计数器2及走时计数器1对被测信号f1及参考时钟信号f2进行采样计数得到的具体频率值，Δf是一个预置的差额数值，其大小决定了最终进入相位采集的被测信号fX与参考时钟信号f0之间的频率差值。

经隔离放大器2后的被测信号另一路被送至DDS2（如图8所示）的外部时钟输入端，作为DDS2工作用参考时钟，同时DDS2的外部数据通讯端口CS(片选)、SCLK(写脉冲)、SDIO(数据)分别连接至单片机，用以接受来自单片机的控制字令及数据的传输。

18

经DDS2对被测信号按预置分频数值Data分频处理后，得到所需的fX被测信号输出，然后送至滤波模块进行低通滤波处理后，直接输出。

参考时钟信号f0输出

参考时钟信号f2 隔离放大器1 走时计数器1 锁存器1

1/100分频

DDS1 锁存器2 走时计数器2

1/100分频设置 单片机 被测频率信号f1 隔离放大器 2 分频参数设置 DDS1 滤波 被测信号fX输出 图6 DDS分频处理模块示意图

被测信号

出

外部时钟输出 D D S 1 片选 CS 写脉冲SCLK 数据SDIO 内部比较器 f =(1/100)f1信号输

单片机串行通讯时序及1/100分频数值输入

图7 DDS1 模块示意图

19

被测信号

外部时钟输出 D D S 2 片选CS 写脉冲SCLK 数据SDIO部比较器 被测信号f输出

X单片机串行通讯时序及Data分频数值输入

图8 DDS2 模块示意图

4.3 相位差采集以及积分A/D处理：

我们采用LPC930系列微处理器来作为核心的处理单元，它是一款单片封装的微控制器，含有多种低成本的封装形式。它采用了高性能的处理结构，内部集成了许多系统级的功能，这样可大大减少元件的数目和电路板面积并降低系统的成本。 其主要特性如下：

当操作频率为18MHZ时，除乘法和除法指令外，高速80C51CPU的指令执行时间为111~222ns。同一时钟频率下，其速度为标准80C51器件的6倍，只需要较低的时钟频率即可达到同样的性能，这样无疑降低了功耗；内部集成了10位精度的A/D转换器，2个16位定时计数器，增强型UART，具有波特率发生器、间隔检测、帧错误检测和自动地址检测能，512字节片内用户数据EEPROM存储区，可用来存放测量数据或设置参数等。

我们采用LPC930系列微处理器片内16定时器作为相位差采集的时钟信号，10位精度的A/D作为记录仪，将测量数据结果通过RS232串行接口传递给计算机处理，数据存入硬盘，同时将测量曲线在显示器上绘出。

如图9所示：在相位差采集环节中，被测信号fX及参考时钟信号f0分别送至单片机的引脚P1.3和P1.4端，P1.6引脚输出直接作为比相后积分电路电平

20

输入端。同时为使单片机能够正常稳定的工作，将一路外部时钟CLK信号送至单片机时钟输入端。在设计时采用了软件判断来完成相位差的采集，并通过引脚P1.6输出方波占空比来反映具体的相位差值，实现的原理如图10所示，具体实现过程如下（如图11所示）

程序中对单片机内部的一个16位定时器设置了最小的定时时间，即将1位定时器的高8位和低8位均设置成0xFF，待下一个CPU执行周期到来时，就会申请定时器溢出中断，在相应的中断服务程序中判断被测信号fX及参考时钟信号f0上升沿到来情况，对于参考时钟信号f0，当上升沿到来时，设置相位差输出引脚P1.6为高电平，这时后续积分电路就会对积分电压进行累加，对于被测信号fX，当上升沿到来时，P1.6就会被置为低电平，这时积分电路的积分电压就会保持无变化。在16位定时器最小的定时周期内，即在一个完整的定时器溢出中断服务过程中，当fX、f0上升沿同时到来时，代表一个完整比相周期的结束，此时将积分器积分电压置0。 由上我们知道：

定时器的定时时间越小越好，对于具体采用的单片机来说，其相应的外部时钟输入CLK信号频率稳定度越高越好，这样一方面使单片机执行一个机器周期代码的时间缩短，另一方面当外部输入时钟信号的频率稳定度表较高时，对于每次定时器溢出中断响应的时间就比较准确，从而可以提高被测信号fX以及参考时钟信号f0的相位差采集的分辨率。

程序中通过P1.6引脚输出信号的方波占空间比反应两路信号的相差关系，当两路信号相位差较大时，P1.6输出方波中高电平就会占大多数，连接到积分电路的输入电平端时相应的积分电压增加就会较快，当两路信号相位差较小时，P1.6输出方波中低电平就会占大多数，连接到积分电路的输入电平端时相应的积分电压增加就会较慢，而当两路信号相位差在定时器最小定时周期内为0时，就会导致积分电路中总的积分电压置0，即完成了一个完整的比相周期。

经积分电路得到的比相积分电压送至单片机内部的A/D采样引脚P0.0。单片机内为10位精度的A/D转换模块，能够代表的数值范围0-1023，即数值0和1023分别代表着00和3600相位差，那么设计的比相仪最小分表率大概为

21

360/1024=0.4左右，即在实际比相时会存在着±0.4左右的测量误差。在实际测量时，通常将参考时钟信号f0与被测信号fX的频率按照式（2）设置成相差某一较小的差频Δf进行相位差的采集与积分电压处理，单片机用过内部集成A/D采集积分电路的积分电压， 得到的结果通过内部集成的增强型UART接口TX、RX以RS232串行通讯方式传至PC机，其它的整个比相结果处理由PC端来完成。以实际的单片机10位精度的A/D采样模块，采样时间T=10秒，测试曲线如图12所示为例，PC端在实际处理整个比相结果过程中，计算“小时稳定度”如下：

PC端通过接受单片机发送而来的积分电压数据，取其中的第1个、第360个、第720个?A/D采样电压数值（假定A/D采集范围为0-V），将其转化为相位值υ1、υ2、? Φ1,具体的转化公式为：

υ1=N×3600+（3600-V1/V×3600）+V2/V×3600) （3） 式（3）整理后得：

υ1=（N+1）×3600+（V1 -V2）/V×3600 （4）

其中N为第i个3600秒内所经历的3600完整的周期个数，V1、V2分别为第i-1和i-2个3600秒时刻所对应的A/D采样电压，υ1即为所求的第i个3600秒所经历的总相位值，则第i个3600秒差频数据Δfi计算为：

Δfi=υi/3600×1/3600(秒) （5）

有了相位的Δfi值，则可以将其代入公式（6）阿仑方差或式（7）哈达码方差计算公式中计算相应的频率稳定度。

N-1

000

σy(2,τ,τ,fh) = 1 2(N-1) [f(τi+1 )-f(τi )]

2

(6)

i =1

m-2

2

Hσy（3，τ） = 1 6(m-2) (yk+2-2yk+1+yk) （7）

k =1

22

式（6）及式（7）中τ为采样时间与采样周期，在本例中为10秒。N、m为测量次数，f(τi)和yk表示第i或k个差额数值。需要注意的是：最终的频率稳定度结果由式（6）或（7）算得的值再除以N或m次测量内差频的平均值。

PC端将计算得到的频率稳定度结果显示给用户，同时还需要对单片机传送来的积分电压数据，按时域二维图形显示整个比相过程的实际测量曲线。

被测信号fX P1_3 P0_0 单 参考时钟信号f0 P1_4 相差采集结果 片 P1_6 方波信号输出 积分电路 机 积分电压置0信号 TX 外部时钟CLK R X RS232 PC 比相结果输出

图9 相位差采集及积分A/D处理示意图

23

被测信号fX

参考时钟信号f0

上升沿触发fx 相位采集

上升沿触发f0 相位采集

相位差采集结果

积分后输出

图10 处理过程原理图

24

定时器溢出服务中断 定时器赋初值（最大值） 被测信号fX与参考时钟 信号f0均出现上升沿？ Y N Y 参考时钟信号f0出现上 积分电压置0 升沿？ N 被测信号 Y fX出现上积分电路输入电平置高 升沿？ N 积分电路输入电平置低 fX、f0电平状态 记录此时刻信号 中断服务程序结束 图11 处理程序流程图 N个完整周期

V1 V2

T

图12 测试曲线图

25

第五章 总结

本文采用一种小型数字化比相测量装置，包括DDS分频处理模块，DDS分频处理模块处理的被测信号和参考时钟信号连接到相位差采集器，相位差采集器信号连接到微处理器，微处理器比相后信号输入到积分电路及A/D模块。该装置采用片内集成有A/D模块的LPC930系列单片机，以及现行比较成熟的DDS技术结构数字化比相测量装置。LPC930系列单片机是8位MCU，6倍于普通80C51单片机速度，而且目前比较成熟的数字化DDS频率信合成处理技术使得输出信号与输入信号具有良好的信噪比。在满足比相测量装置精度基础上。拓宽了被测信号的频率范围，使整个测量装置得以小型数字化，在性能价格上满足实际测量的要求。

26

致谢

在此论文撰写过程中，我得到了极大的锻炼与感触。我要特别感谢我的论文指导老师雷海东的指导与督促，同时感谢他的谅解与包容。没有雷老师的帮助也没有今天的这篇论文。求学历程是艰苦的，但又是快乐的。感谢学院领导对我们毕业设计工作的大力支持！为我们提供良好的实验设备和学习条件，使我们有机会锻炼自己的能力，也使我们有条件完成设计任务！感谢我的班主任王建华老师，谢谢她在这四年中为我们全班所做的一切，她不求回报，无私奉献的精神很让我感动，再次向她表示由衷的感谢。教给我生存的本事，教给我做人的道理，教给我立足于社会的意义。在这四年的学期中结识的各位生活和学习上的挚友让我得到了人生最大的一笔财富。在此，也对他们表示衷心感谢。

在这次论文项目中遇到的好多问题，在我以前做过的各种项目中都遇到过。因为有以前实践的经验和基础，我在毕业设计的过程中少走了很多弯路，可以集中精力解决主要技术难题。在此要感谢以往实践过程中帮助过我的老师，感谢与我一起在实践项目中学习的同学，感谢给予我们机会和条件的学院和学校。

本文参考了大量的文献资料，在此，向各学术界的前辈致敬。

27

参考文献

1. 樊昌信、詹道庸等，通信原理（第4版），北京：国防工业出版社，1996 2. 万心平、张厥盛、郑继禹，锁相技术，西安电子科技大学出版社，1995 3. 李琳、张尔扬，直接数字频率合成技术及应用，电声技术，2001

4. 石寅，我国在芯片研究领域的突破性进展直接数字频率合成芯片，半导体研究所，2000

5. AD9850 Data Book，Analog Device Inc，1999

6. 汤汉屏，直接数字频率合成杂散抑制方法的研究[J],电讯技术，2000（5） 7. 王晓音、聂裕平、庞伟正，DDS输出频谱杂散的抑制[J]，电子对抗技术，2003，18（6）

8. 雷海东，小型数字化比相测量装置专利，2006

9. 万心平，张厥盛，郑继禹，锁相技术[M].西安：西安电子科技大学出版社，1995

10.樊昌信，詹道庸．通信原理[M].4版. 北京：国防工业出版社，1996 11.王福昌，鲁昆生．锁相技术[M]. 武汉：华中科技大学出版社，1997． 12.魏福立．直接数字合成及应用[J]．电子技术应用，1993(5)：16—18． 13.李健开．并行DDS激励PLL的微波捷变频综技术研究[D].成都：电子科技大学，2006.

14.万志平．基于DDS技术的信号发生器设计[D].上海：复旦大学，2006 15.南京新联电讯仪器有限公司EE1411型合成(DDS)函数信号发生器[EB／OL] [2007—05—15](2007—10—20)．

16.陕西创威仪表制造有限公司．AS1051S高频信号发生器[z]西安：陕西创威仪表制造有限公司，2006．

17.万志坚．高性能集成直接数字频率合成器[J]．世界电子元器件，2002(11)：57—60．

18.张颖光，范玉芳．DDS芯片Q2368及其应用技巧[J]．世界电子元器件，2002(11)：57—60．

19.Analog Device Inc．AD9956 Data Book[Z]．AnalogDevice Inc， 2006

28

本文来源：https://www.bwwdw.com/article/8kmp.html