组成复习题（选择题）

组成原理复习题（选择）

1.计算机系统中的存贮器系统是指______。D A RAM存贮器 B ROM存贮器 C 主存贮器

D cache、主存贮器和外存贮器 2.某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为___.B

A +（1 – 2-32） B +（1 – 2-31） C 2-32 D 2-31

3.算术 / 逻辑运算单元74181ALU可完成______。C A 16种算术运算功能 B 16种逻辑运算功能

C 16种算术运算功能和16种逻辑运算功能 D 4位乘法运算和除法运算功能 4.存储单元是指______。B

A 存放一个二进制信息位的存贮元 B 存放一个机器字的所有存贮元集合 C 存放一个字节的所有存贮元集合 D 存放两个字节的所有存贮元集合；

5.相联存贮器是按______进行寻址的存贮器。C

A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式 6.变址寻址方式中，操作数的有效地址等于______。C A 基值寄存器内容加上形式地址（位移量） B 堆栈指示器内容加上形式地址（位移量） C 变址寄存器内容加上形式地址（位移量） D 程序记数器内容加上形式地址（位移量） 7.以下叙述中正确描述的句子是：______。A,D

A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作 8.计算机使用总线结构的主要优点是便于实现积木化，同时______。C A 减少了信息传输量 B 提高了信息传输的速度 C 减少了信息传输线的条数 D 加重了CPU的工作量

9.带有处理器的设备一般称为______设备。A

A 智能化 B 交互式 C 远程通信 D 过程控制

10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数 据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储 N 个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每 秒______次中断请求。A

A．N / （NX + Y） B. N / （X + Y）N C .min[1 / X ,1 / Y] D. max[1 / X ,1 / Y]

11.六七十年代，在美国的______州，出现了一个地名叫硅谷。该地主要工业是______它也是______的发源地。D

A 马萨诸塞 ，硅矿产地，通用计算机 B 加利福尼亚，微电子工业，通用计算机

C加利福尼亚，硅生产基地，小型计算机和微处理机 D加利福尼亚，微电子工业，微处理机

12.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。C A 阶符与数符相同为规格化数 B 阶符与数符相异为规格化数

C 数符与尾数小数点后第一位数字相异为规格化数 D数符与尾数小数点后第一位数字相同为规格化数

13.定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是______。A A -215 ~ +（215 -1） B -（215 –1）~ +（215 –1） C -（215 + 1）~ +215 D -215 ~ +215

14.某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。D A 64，16 B 16，64 C 64，8 D 16，16 。

15.交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。A A 模块式，并行，多个 B 模块式串行，多个 C 整体式，并行，一个 D 整体式，串行，多个 16.用某个寄存器中内容作操作数的寻址方式称为______寻址。C A 直接 B 间接 C 寄存器直接 D 寄存器间接

17.流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个 m段流水CPU______。A

A 具备同等水平的吞吐能力 B不具备同等水平的吞吐能力 C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力 18.描述PCI总线中基本概念不正确的句子是______。C A HOST 总线不仅连接主存，还可以连接多个CPU B PCI 总线体系中有三种桥，它们都是PCI 设备

C 以桥连接实现的PCI总线结构不允许许多条总线并行工作 D 桥的作用可使所有的存取都按CPU 的需要出现在总线上 19.计算机的外围设备是指______。D

A 输入/输出设备 B 外存储器

C 远程通信设备 D 除了CPU 和内存以外的其它设备 20.中断向量地址是：______。B

A 子程序入口地址 B 中断服务例行程序入口地址 C中断服务例行程序入口地址的指示器 D 中断返回地址 21冯·诺依曼机工作的基本方式的特点是______。B A 多指令流单数据流

B 按地址访问并顺序执行指令 C 堆栈操作

D 存贮器按内容选择地址

22．在机器数______中，零的表示形式是唯一的。B

A 原码 B 补码 C 移码 D 反码

23.在定点二进制运算器中，减法运算一般通过______来实现。 A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 原码运算的十进制加法器 D 补码运算的二进制加法器

24.某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是______。C A 4MB B 2MB C 2M D 1M 25.主存贮器和CPU之间增加cache的目的是______。A A 解决CPU和主存之间的速度匹配问题 B 扩大主存贮器容量

C 扩大CPU中通用寄存器的数量

D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

26.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用______。C

A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 27.同步控制是______。C

A 只适用于CPU控制的方式 B 只适用于外围设备控制的方式 C 由统一时序信号控制的方式

D 所有指令执行时间都相同的方式

28．描述 PCI 总线中基本概念不正确的句子是______。C,D A.PCI 总线是一个与处理器无关的高速外围总线 B.PCI总线的基本传输机制是猝发式传送 C. PCI 设备一定是主设备

D. 系统中只允许有一条PCI总线

29.CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为____。B A 512KB B 1MB C 256KB D 2MB

30．为了便于实现多级中断，保存现场信息最有效的办法是采用______。B A 通用寄存器 B 堆栈 C 存储器 D 外存

31. 现代计算机内部一般采用二进制形式，我国历史上的______即反映了二值逻辑的思想，它最早记载在______上，距今已有约______千年。D A. 八卦图、论衡、二 B. 算筹、周脾算经、二 C. 算筹、九章算术、一 D.八卦图、周易、三

32. 8位定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是______。A A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128

33.下面浮点运算器的描述中正确的句子是：______。A A. 浮点运算器可用阶码部件和尾数部件实现 B. 阶码部件可实现加、减、乘、除四种运算 C. 阶码部件只进行阶码相加、相减和比较操作 D. 尾数部件只进行乘法和减法运算

34. 某计算机字长16位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是______B A. 64K B. 32K C. 64KB D. 32 KB

35. 双端口存储器在______情况下会发生读/写冲突。B A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同

36. 寄存器间接寻址方式中，操作数处在______。B

A. 通用寄存器 B. 主存单元 C. 程序计数器 D. 堆栈 37. 微程序控制器中，机器指令与微指令的关系是______。B A. 每一条机器指令由一条微指令来执行

B. 每一条机器指令由一段微指令编写的微程序来解释执行 C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成 38. 发生中断请求的条件之一是______。

A. 一条指令执行结束 B. 一次 I/O 操作结束 C. 机器内部发生故障 D. 一次DMA 操作结束 39．对计算机的产生有重要影响的是：______。B

A 牛顿、维纳、图灵 B 莱布尼兹、布尔、图灵 C 巴贝奇、维纳、麦克斯韦 D 莱布尼兹、布尔、克雷

40．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是_____。D A 11001011 B 11010110 C 11000001 D 11001001

41．按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是______。B A 全串行运算的乘法器 B 全并行运算的乘法器 C 串—并行运算的乘法器 D 并—串型运算的乘法器

42．某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是______。B A 16MB B 2M C 8MB D 16M 43．程序控制类指令的功能是______。D A 进行算术运算和逻辑运算

B 进行主存与CPU之间的数据传送

C 进行CPU和I / O设备之间的数据传送 D 改变程序执行顺序

44．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期 通常用______来规定。A

A 主存中读取一个指令字的最短时间 B 主存中读取一个数据字的最长时间 C 主存中写入一个数据字的平均时间 D 主存中读取一个数据字的平均时间 45．系统总线中控制线的功能是______。A

A 提供主存、I / O接口设备的控制信号响应信号 B 提供数据信息 C 提供时序信号

D 提供主存、I / O接口设备的响应信号

46.完整的计算机应包括______。D

A 运算器、存储器、控制器 ； B 外部设备和主机 ；

C 主机和实用程序 ； D 配套的硬件设备和软件系统 ；

47.四片74181ALU和1片74182CLA器件相配合，具有如下进位传递功能______。B A 行波进位 ； B 组内先行进位，组间先行进位 ； C 组内先行进位，组间行波进位 ；D 组内行波进位，组间先行进位 ；

48.某一SRAM芯片，其容量为512×8位，包括电源和接地端，该芯片引出线的最小数目应是______。D

A 23 B 25 C 50 D 19

49.堆栈寻址方式中，设A为通用寄存器，SP为堆栈指示器，MSP为SP指示器的栈顶单元，如果操作的动作是：（A）→MSP ，（SP）- 1 →SP ，那么出栈的动作应是______。B A （MSP）→A， （SP） + 1→SP ； B （SP） + 1→SP ，（MSP）→A ； C （SP） - 1→SP ，（MSP）→A ； D （MSP）→A ，（SP） - 1→SP ； 50．指令周期是指______。C

A CPU从主存取出一条指令的时间 ； B CPU执行一条指令的时间 ；

C CPU从主存取出一条指令加上CPU执行这条指令的时间 ； D 时钟周期时间 ；

51．在_的微型计算机系统中，外设可和主存单元统一编址 ，因此可以不使用I / O指令。A A 单总线 B 双总线 C 三总线 D 多总线 52．在微型机系统中，外围设备通过______与主板的系统总线相连接。A A 适配器 B 设备控制器 C 计数器 D 寄存器 52.至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。C

A．节约元件； B 运算速度快； C 物理器件的性能决定 ； D 信息处理方便； 53.已知X为整数，且[X]补 = 10011011，则X的十进制数值是______。B A +155 B –101 C –155 D +101

54.主存储器是计算机系统的记忆设备，它主要用来______。C

A 存放数据 B 存放程序 C 存放数据和程序 D 存放微程序

55.微型计算机系统中 ，操作系统保存在硬盘上，其主存储器应该采用______。C A RAM B ROM C RAM和ROM D CCP 56.指令系统采用不同寻址方式的目的是______。B A 实现存贮程序和程序控制；

B 缩短指令长度，扩大寻址空间，提高编程灵活性；。 C 可直接访问外存；

D 提供扩展操作码的可能并降低指令译码的难度； 57.在CPU中跟踪指令后继地址的寄存器是______。B

A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器 58.系统总线地址线的功能是______。D A 选择主存单元地址；

B 选择进行信息传输的设备； C 选择外存地址；

D 指定主存和I / O设备接口电路的地址；

59．采用DMA方式传送数据时，每传送一个数据就要用一个______时间。C A.指令周期 B.机器周期 C.存储周期 D.总线周期

60．在定点运算器中，无论采用双符号位还是单符号位，必须有___，它一般用___来 实现.C A 译码电路， 与非门 ； B 编码电路， 或非门 ； C 溢出判断电路 ，异或门 ； D 移位电路， 与或非门 ；

61．以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最 高的是______。C

A DRAM B SRAM C 闪速存储器 D EPROM

62．指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现______。D A 堆栈寻址 ；

B 程序的条件转移 ； C 程序的无条件转移 ；

D 程序的条件转移或无条件转移 ；

63．异步控制常用于______作为其主要控制方式。A

A 在单总线结构计算机中访问主存与外围设备时 ； B 微型机的CPU中 ； C 硬布线控制器中 ； D 微程序控制器中 ；

64．多总线结构的计算机系统，采用______方法，对提高系统的吞吐率最有效。A A 多端口存贮器 ； B 提高主存的速度 ；

C 交叉编址多模块存贮器 ； D 高速缓冲存贮器 ；

65.八位微型计算机中乘除法大多数用______实现。A

A 软件 B 硬件 C 固件 D 专用片子 66.采用虚拟存贮器的主要目的是______。B A 提高主存贮器的存取速度 ；

B 扩大主存贮器的存贮空间，并能进行自动管理和调度 ； C 提高外存贮器的存取速度 ； D 扩大外存贮器的存贮空间 ；

67.同步传输之所以比异步传输具有较高的传输频率是因为同步传输______。B,D A 不需要应答信号 ； B 总线长度较短 ；

C 用一个公共时钟信号进行同步 ；D 各部件存取时间较为接近 ；

68.我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于______年

完成。D

A 1946， 1958 B 1950， 1968 C 1958，1961 D 1959， 1965 69.定点计算机用来进行_______。B A 十进制数加法运算 ； B 定点数运算 ； C 浮点数运算 ；

D 既进行定点数运算也进行浮点数运算；

70.某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为______。D A 8， 512 B 512， 8 C 18， 8 D 19， 8 71.二地址指令中，操作数的物理位置可安排在______。B

A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个寄存器 D 两个寄存器 72.描述流水CPU基本概念正确的句子是______。D

A.流水CPU是以空间并行性为原理构造的处理器 B.流水CPU一定是RISC机器 C.流水CPU一定是多媒体CPU D.流水CPU是一种非常经济而实用的时间并行技术 73. 下列______属于应用软件。D

A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 74. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是______。B

A.巴贝奇 B.冯. 诺依曼 C.帕斯卡 D.贝尔

75. CPU主要包括______。B

A.控制器 B.控制器、 运算器、cache C.运算器和主存 D.控制器、ALU和主存 76. ______表示法主要用于表示浮点数中的阶码。D

A. 原码 B. 补码 C. 反码 D. 移码 77 下列有关运算器的描述中，______是正确的。D

A.只做算术运算，不做逻辑运算 B. 只做加法

C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 78. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。A

Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意 79. 根据国标规定，每个汉字在计算机内占用______存储。B

A.一个字节 B.二个字节 C.三个字节 D.四个字节

80. 作为定点纯小数的n位补码的真值表示范围是________。A A.[-1,1) B.[-1,1] C.(-1,1] D.(1,1) 81. 作为定点纯小数的n位反码的表示范围是________。D

A.[-1,1] B.(-1,1] C.[-1,1) D.(1,1) 82. 作为定点纯小数的n位原码的表示范围是____D____。D

A.[-1,1] B.(-1,1] C.[-1,1) D.(1,1) 83. 没有外存储器的计算机监控程序可以放在______ 。B

A．RAM B．ROM C．RAM和ROM D．CPU

84. 要在计算机中处理汉字，需要对汉字行编码，常用的有三类编码，其中____ A ___用以表示汉字的字形，它是汉字的输出形式。 A. 字模码 B. 拼音码 C. 输入编码

D. 内码

85．浮点数的溢出是以___D__溢出表现出来的。 A. 尾数 B.基数 C.长度 D.阶码

86．如果浮点数用补码表示，则判断下列哪一项的运算结果是规格化数__C____。 A 1.11000 B 0.01110 C 1.00010 D 0.01010 87. EPROM是指______。D

A. 读写存储器 B. 只读存储器

C. 可编程的只读存储器 D. 光擦除可编程的只读存储器

88. 常用的虚拟存储系统由______两级存储器组成。A

A．主存—辅存 B．快存—主存 C．快存—辅存 D．通用寄存器—主存 89. 在虚拟存储器中，当程序正在执行时，由______完成地址映射。D

A．程序员 B．编译器 C．装入程序 D．操作系统 90. 下列存储器的描述中正确是____D____：

A． 多体交驻存储器主要解决扩充容量问题。 B． 访问存储器的请求是由CPU发出的。

C． cache与主存统一编址。即主存空间的某一部分属于cache。 D． cache的功能全由硬件实现。

91．某SRAM芯片，其存储容量为1024K×16位，该芯片的地址线和数据线数目为__A____。 A 20，16 B 10，16 C 18， 16 D 19， 8

92.并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。 概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。 A.时间 B.空间 C.时间 + 空间并行

93. 本课程的模型机实验中，为确定下一条微指令的地址，采用的方式是__C____。

A.用程序计数器PC来产生后继微指令地址 B.用微程序计数器μPC来产生后继微指令地址

C.通过微指令中的直接地址及转移逻辑输出产生后继微指令地址 D.通过指令中指定一个专门字段来控制产生后继微指令地址

94. 信息只用一条传输线 ，且采用脉冲传输的方式称为______。A

A.串行传输 B.并行传输 C.并串行传输 D.分时传输 95. 在集中式总线仲裁中,______方式对电路故障最敏感。A

A. 链式查询 B. 计数器定时查询 C. 独立请求

96．在集中式总线仲裁中，______方式响应时间最快。 A.菊花链 B.独立请求 C.计数器定时查询 B

97 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于

（ ）计算机。B

A 并行 B 冯·诺依曼 C 智能 D 串行

98 某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（ ）。A

31303130

A -(2-1) B -(2-1) C -(2+1) D -(2+1) 99 EEPROM是指（ ）。D

A 读写存储器 B 只读存储器

C 闪速存储器 D 电擦除可编程只读存储器

100. 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。

A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器-cache

101. RISC访内指令中，操作数的物理位置一般安排在（ ）。

A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用寄存器 D 两个通用寄存器

102. 当前的CPU由（ ）组成。B

A 控制器

B 控制器、运算器、cache C 运算器、主存

D 控制器、ALU、主存

103. 从信息流的传输速度来看，（ ）系统工作效率最低。D

A 单总线 B 双总线 C 三总线 D 多总线 104. 安腾处理机的典型指令格式为（ ）位。

A 32位 B 64位 C 41位 D 48位 105. 虚拟存储技术主要解决存储器的（ ）问题。B

A 速度 B 扩大存储容量 C 成本 D 前三者兼顾 106. 引入多道程序的目的在于（ ）。A

A 充分利用CPU，减少等待CPU时间 B 提高实时响应速度 C 有利于代码共享，减少主辅存信息交换量 D 充分利用存储器 107. 下列数中最小的数是（ ）。C

A （101001）2 B （52）8 C （101001）BCD D （233）16 109. 在下面描述的汇编语言基本概念中，不正确的表述是（ ）。D

A 对程序员的训练要求来说，需要硬件知识 B 汇编语言对机器的依赖性高 C 用汇编语言编写程序的难度比高级语言小 D 汇编语言编写的程序执行速度比高级语言慢

110. 交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读写操作。A

A 流水 B 资源重复 C 顺序 D 资源共享 111. 描述多媒体CPU基本概念中，不正确的是（ ）。C

A 多媒体CPU是带有MMX技术的处理器 B MMX是一种多媒体扩展结构 C MMX指令集是一种多指令流多数据流的并行处理指令 D 多媒体CPU是以超标量结构为基础的CISC机器

112. 流水线中造成控制相关的原因是执行（ ）指令而引起。A

A 条件转移 B 访内 C 算逻 D 无条件转移

113. PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（ ）。B

A 采用同步定时协议 B 采用分布式仲裁策略 C 具有自动配置能力 D 适合于低成本的小系统 114. 下面陈述中，（ ）项属于存储管理部件MMU的职能。

A 分区式存储管理 B 交换技术 C 分页技术 115. 运算器的核心功能部件是（ ）。B

A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器

116. 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片

的管脚引出线数目是（ ）。D

A 20 B 28 C 30 D 32

117. 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。C

A 用程序计数器PC来产生后继微指令地址 B 用微程序计数器μPC来产生后继微指令地址

C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D 通过指令中指定一个专门字段来控制产生后继微指令地址

118. 直接映射cache的主要优点是实现简单。这种方式的主要缺点是（ ）。B

A 它比其他cache映射方式价格更贵

B 如果使用中的2个或多个块映射到cache同一行，命中率则下降 C 它的存取时间大于其它cache映射方式

D cache中的块数随着主存容量增大而线性增加

119.世界上第一个微处理器是由Intel公司开发的，他的名称是 。B A.Intel8008 B. Intel4004 C. Intel8080 D. Intel8086

120.某总线在一个总线周期中并行传送4个字节的数据。假设一个总线周期等于一个总线

时钟周期，总线的时钟频率为33MHz，则总线带宽是 。A A.132MB/s B.528MB/s C264MB/s D.66MB/s

121.IEEE754标准32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位，则

它所能表示的最大规格化正数为 。A

122．一位32位微处理器采用片内4路组相联cache，其存储容量为16KB，其行大小为

4个32位字。主存地址格式中所确定的标记s-d、组地址d、字地址w分别是 位A A.s-d=20,d=10,w=2 B. s-d=18,d=12,w=2 C. s-d=22,d=8,w=2 D. s-d=20,d=9,w=3 123.特权指令是由 执行的机器指令。C

A.中断程序 B.用户程序 C.存储器 D.外存

124. IEEE754标准64位浮点数格式中，符号位为1，阶码为11位，尾数为52位，则

它能表示的最小规格化负数为 。C 125.假设主存储器容量16M×32位，cache容量为64K×32位，主存与cache之间以

每块4×32位大小传送数据。若用直接映射方式组织cache，它的行地址= 位。B A.10 B.14 C.8 D.9 126.CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100

次，刚cache的命中率是 。B

A.0.92 B.0.95 C.0.85 D.0.93

127.某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能字

段之间的缓冲时间）分别为100ns、90ns、80ns和60ns，则该计算机的CPU时钟周期至少是 。A

A.100ns B.90ns C.80ns D.60ns

128.某寄存器中的数值为指令码，只有CPU的 才能识别它。A

A.指令译码器 B.判断程序 C.微指令 D.时序信号

129.已知X和Y是两个整数，用补码乘法求得[X×Y]补=11000011，则补码乘积的十进制数值为 .A

A.-61 B.+61 C.+165 D.-165

130.冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中CPU区分它们的依据是C

A.指令操作码的译码结果 B.指令和数据寻址方式 C.指令周期的不同阶段 D.指令和数据所在存储单元

131.下列关于RISC和CISC的描述中，不正确的是 .C

A.RISC大多数指令在一个周期内完成 B.RISC一定是流水的 C.CISC一定是流水的 D.CISC普遍采用硬布线控制器

132.设[X]补=10001，[y]补=10011，用带求补器的补码阵列乘法器求得[x×y]补= 。A

A.011000011 B.111000011 C.011100011 D.111100011

133.用8K×8位SRAM芯片设计一个64K×32位的存储器，需要的SRAM芯片数目是 B

A.64 B.32 C.16 D.24

134.假设主存量16M×32位，cache容量为64M×32位，主存与cache之间以每块4

×32位大小传送数据。若采用全相联映方式组织cache,块内字地址w= 位。A A.2 B.3 C.4 D.5

135.根据操作数所处的物理位置，寻址方式中执行速度最快的指令是 型。D A.RR B.RS C.SS D.立即

136.相对于微程序控制器，硬布线控制器的特点 。D

A.指令执行速度慢，指令功能的修改和扩展容易 B. 指令执行速度慢，指令功能的修改和扩展难 C.指令执行速度快，指令功能的修改和扩展容易 D.指令执行速度快，指令功能的修改和扩展难

137.关于RISC和CISC 的描述中，不正确的是 .D

A.RISC大多数指令在一个时钟周期内完成 B.RISC的内部通用寄存器数量相对CISC 多

C.CISC的指令数、寻址方式、指令格式种类相对RISC多 D.RISC普遍采用微程序控制器

138.用n+1位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是 。B

139.已知x=+10011,y=+01010,用补码加法求[x+y]补= 。B

A.011111 B.111101 C. 011101 D.011110

140.假设某计算机的存储系统由cache 和主存组成。某程序执行过程中访存1000次，其

中访问cache未命中50次，则cache的命中率D A.5% B.9.5% C.50% D.95%

141.设交叉存储器容量为1MB ，字长64位，模块数为4，存储周期为200ns,数据总线

宽度为64位，总线传送周期为50ns。当连续读出4个字时，该存储器的带宽是 .B A.320Mb/s B.730Mb/s C.320MB/s D.730MB/s

142.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟

周期，总线时钟频率为10MHZ，则总线带宽是 。B A.10MB/s B.20MB/s C.40MB/s D.80MB/s 143.设基数R=10,

格化数，用浮点乘法求x×y= .B

144.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一

字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC 自动加1.若某转移指令所在主存地址为6000H,相对位移量字段的内容为08H，则该 转移指令成功转移后的目标地址 .C

A.6006H B.6007H C.6008H D.6009H

，小数点后第1位有效表示规

134.假设主存量16M×32位，cache容量为64M×32位，主存与cache之间以每块4

×32位大小传送数据。若采用全相联映方式组织cache,块内字地址w= 位。A A.2 B.3 C.4 D.5

135.根据操作数所处的物理位置，寻址方式中执行速度最快的指令是 型。D A.RR B.RS C.SS D.立即

136.相对于微程序控制器，硬布线控制器的特点 。D

A.指令执行速度慢，指令功能的修改和扩展容易 B. 指令执行速度慢，指令功能的修改和扩展难 C.指令执行速度快，指令功能的修改和扩展容易 D.指令执行速度快，指令功能的修改和扩展难

137.关于RISC和CISC 的描述中，不正确的是 .D

A.RISC大多数指令在一个时钟周期内完成 B.RISC的内部通用寄存器数量相对CISC 多

C.CISC的指令数、寻址方式、指令格式种类相对RISC多 D.RISC普遍采用微程序控制器

138.用n+1位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是 。B

139.已知x=+10011,y=+01010,用补码加法求[x+y]补= 。B

A.011111 B.111101 C. 011101 D.011110

140.假设某计算机的存储系统由cache 和主存组成。某程序执行过程中访存1000次，其

中访问cache未命中50次，则cache的命中率D A.5% B.9.5% C.50% D.95%

141.设交叉存储器容量为1MB ，字长64位，模块数为4，存储周期为200ns,数据总线

宽度为64位，总线传送周期为50ns。当连续读出4个字时，该存储器的带宽是 .B A.320Mb/s B.730Mb/s C.320MB/s D.730MB/s

142.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟

周期，总线时钟频率为10MHZ，则总线带宽是 。B A.10MB/s B.20MB/s C.40MB/s D.80MB/s 143.设基数R=10,

格化数，用浮点乘法求x×y= .B

144.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一

字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC 自动加1.若某转移指令所在主存地址为6000H,相对位移量字段的内容为08H，则该 转移指令成功转移后的目标地址 .C

A.6006H B.6007H C.6008H D.6009H

，小数点后第1位有效表示规

本文来源：https://www.bwwdw.com/article/8k1w.html