微机原理期末复习试题 - 图文

更新时间:2023-11-01 11:10:01 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

对于符号数,机器数常用的表示方法有原码、反码和补码三种。数X的原码记作[X]原,反码记作[X]反,补码记作[X]补。

注意:对正数,三种表示法均相同。它们的差别在于对负数的表示。 1)原码[X]原:符号位:0表示正,1表示负;数值位:真值的绝对值。

2)反码[X]反:定义: 若X>0 ,即为正数,则[X]反=[X]原,若X<0,即为负数,则[X]反= 对应原码的符号位不变,数值部分按位求反.

3)补码(有符号数的运算一律采用补码运算):若X>0, 则[X]补= [X]反=[X]原,若X<0, 则[X]补= [X]反+1,负数的补码为该负数的原码按位(除符号位外)取反后再在最低位加1。 正数的原码、反码、补码相同,负数的反码是原码取反,负数的补码是反码加一。 例:10001101是x1的原码,是x2的反码,是x3的补码,比较x1,x2,x3的大小?

2.给出逻辑地址算出物理地址

逻辑地址的表示格式:段基址:偏移地址; 物理地址= 段基址×10H+偏移地址 如:已知某存储单元的逻辑地址为2000H:3300H,求该存储单元的物理地址? 解:物理地址= 段基址×10H+偏移地址=2000H ×10H+3300H =23300H

3.uc的基本结构是什么?三组总线分别是什么?cpu的内部结构包括什么?

微型计算机的基本结构包括微处理器,内存储器,输入/输出接口

CPU基本组成:算术逻辑单元(ALU)、控制器、寄存器组和片内总线等

典型的微机硬件系统,CPU通过三组总线将系统存储器、I/O接口连接起来。

4.三态输出电路的概念,原理

由于记忆元件是由触发器组成的,而触发器只有两个状态:0和1,所以每条信号传输线只能传送一个触发器的信息(0或1)。如果一条信号传输线既能与一个触发器接通,也可以与其断开而与另外一个触发器接通,则一条信息传输线就可以传输随意多个触发器的信息了。三态输出电路(或称三态门)就是为了达到这个目的而设计的。三态输出电路可以由两个或非门和两个NMOS晶体管(T1,T2)及一个非门组成. 有高电平,低电平,高阻态三种。

5.存储器

存储器(memory)是计算机的主要组成部分。它既可用来存储数据,也可用以存放计算机的运算程序。存储器由寄存器组成,可以看做一个寄存器堆,每个存储单元实际上相当于一个缓冲寄存器。根据使用不同,存储器分为两大类。只读存储器:只读存储器(ROM)和随机存取存储器(RAM)。这是用以存放固定程序的存储器,一旦程序存放进去之后,即不可改变。也就是说,不能再“写”入新的字节,而只能从中“读”出其所存储的内容,因此称为只读存储器。随机存储器:这种存储器又叫做读/写存储器。它和ROM之区别在于这种存储器不但能读取已存放在其各个存储单元中的数据,而且还能够随时写进新的数据,或者改写原来的数据。因此,RAM的每一个存储单元相当于一个可控缓冲寄存器。

6.给出一条指令(如ADD AX, [SI]),判断标志位OF,CF,ZF是什么?

CF—进位标志,加法时的最高位(D7或D15)产生进位或减法时最高位出现借位,则CF=1,否则CF=0;

AF—辅助进位标志,供BCD码使用。当D3位出现进位或借位时AF=1,否则AF=0; OF—溢出标志,带符号数进行算术运算时,其结果超出了8位或16位的表示范围,产生溢出,则OF=1,否则OF=0;

ZF—零标志,运算结果各位都为零,则ZF=1,否则ZF=0;

IF—中断允许标志,当设置IF=1,开中断,CPU可响应可屏蔽中断请求;当设置IF=0时,关中断,CPU不响应可屏蔽中断请求。

7给出中断号(中断入口地址),写出中断向量。

中断向量的定义--实际上就是中断服务程序的入口地址。每个中断类型号对应一个中断向量。中断向量占4个字节存储单元,其中前两个字节放中断向量的偏移地址(IP),且低字节在前,高字节在后;后两个字节放中断向量的段地址(CS),也是低字节在前,高字节在后。

中断类型号×4 = 中断向量指针的低地址 (中断向量指针的低地址) →(IP) 中断类型号×4+2= 中断向量指针的高地址 (中断向量指针的高地址) →(CS) 例1:中断类型号为27H

则中断向量指针的低地址= 27H ×4= 9CH 中断向量指针的高地址= 27H ×4+2= 9EH

即该中断向量存放在0000H:009CH开始的4个连续单元中。 如果这4个单元中的内容如下: 0000:009C 2AH 0000:009D 43H 0000:009E 65H 0000:009F 87H 则该中断类型号27H的中断向量(中断服务程序入口地址)的逻辑地址是8765H:432AH,即 (CS)=8765H,(IP)=432AH;物理地址是8B97AH。

例2:已知类型号为17H的中断处理子程序存放在1234∶3456H开始的内存区域中。而17H中断对应的中断向量存放在0000∶005CH处,所以,0段005CH、005DH、005EH和005FH的内容应该是什么? 56、34H、34H及12H

8.输入/输出方式有哪几种?哪些控制方法运用了什么芯片?各个芯片的作用?

9.8086 CPU从功能上可分为两部分,即总线接口部件BIU和执行部件EU。

10.(1) 4个通用寄存器,即AX,BX,CX,DX;4个通用寄存器既可以作为16位寄存器使用,也可以作为8位寄存器使用。AX寄存器也常称为累加器. ①AX、BX、CX、DX,用于存放16的数据和地址。

②可以拆分成AH、AL、BH、BL、CH、CL、DH、DL,用来存放8位数据,可以独立寻址,独立使用。

③隐含使用:AX作为累加器;BX作为基址寄存器;CX作为计数寄存器;DX在乘除运算中做辅助累加器

(2) 4个专用寄存器,即基数指针寄存器BP,堆栈指针寄存器SP,源变址寄存器SI,目的

变址寄存器DI.

SP、BP、SI、DI,都是16位寄存器,可以存放数据,通常用来存放逻辑地址的偏移量,是形成20位物理地址的其中一部分。SP—堆栈指针,是栈顶的偏移量。BP—基址指针,用于存放位于堆栈段中的一个数据区基址的偏移地址。SI—源变址寄存器,存放源操作数地址的偏移量;DI—目的变址寄存器,存放目的操作数地址的偏移量;SP、BP的段基址由寄存器SS提供,SI、DI其段基址由寄存器DS提供。

二、选择题,共10题(10分,每题1分)

三、判断题:判断下列指令是否正确(5分,每题1分)

(MOV,LEA,MUL,IMUL,IN/OUT,DIV,IDIV,SHL,ROL,SHR等指令的使用)

(1)装入有效地址指令:这条指令用来将源操作数(内存)的有效地址EA装入通用寄存器。不影响标志位。格式:LEA dst,src

(2)MOV指令:指令格式:MOV dst,src 使用MOV的注意点

①两个操作数的类型必须一致;②两个操作数不能同时都是存储器操作数;③不能用CS做目的操作数;④不允许用立即数做目的操作数;⑤不允许用立即数直接向段寄存器传送数据;⑥不允许在段寄存器之间直接传送数据; 传送指令不影响标志位!

(3)PUSH和POP指令(堆栈操作指令)由于有数据进栈/出栈,栈顶位置会发生变化,所以堆栈指针SP发生变化,堆栈按先入后出的方式工作。 不影响标志位!

(4)直接IN指令(口地址只能 8 位);间接IN指令(口地址是16 位,也可8 位。) 直接OUT指令(口地址只能 8 位);间接OUT指令(口地址是16 位,也可8 位。)

(5)加法指令ADD 指令格式:ADD dst,src 指令功能: (dst)+(src)→(dst) 所有标志位随运算结果发生变化。

(6)带进位加法指令ADC 指令格式:ADC dst,src 指令功能: (dst)+(src)+CF→(dst) 所有标志位随运算结果变化

(7)无符号数乘法指令MUL 指令格式: MUL src

指令功能: (src) ×AL→AX (src是字节数据) (src) ×AX→DX,AX (src是字数据) (8)带符号数乘法指令IMUL 指令格式: IMUL src

指令功能: 当参加运算的数据是带符号数时,用此命令,所有功能与MUL相同. (9)无符号数除法指令DIV 指令格式: DIV src

指令功能:两个无符号数相除: ①src是字节AX/(src) →AL(商),AH(余数)②src是字,DX,AX/(src) →AX(商),DX(余数)

(10)带符号数除法指令IDIV 指令格式: IDIV src

指令功能:两个带符号数相除: ①src是字节 AX/(src) →AL(商),AH(余数); ②src是字 DX,AX/(src) →AX(商),DX(余数)

(11)减法指令SUB 指令格式:SUB dst, src 指令功能: (dst)-(src)→(dst)

(12)带借位的减法指令SBB:指令格式: SBB dst, src 指令功能: (dst)- (src) -CF→(dst)

(13)逻辑移位指令

①逻辑左移指令 指令格式:SHL dst,count 指令功能:

②逻辑右移指令 指令格式:SHR dst,count 指令功能:

(14)循环移位指令 ①循环左移指令

指令格式:ROL dst,count 指令功能 :

四、简答题,共4题,(38分) 1.请画图。(16分)

8086在最小模式下的典型配置。

2.请画图。(8分)

最小模式下的总线操作时序图 1.最小模式下的总线读周期时序

本文来源:https://www.bwwdw.com/article/8j22.html

Top