阵列乘法器

阵列乘法器

三. 阵列乘法器早期计算机中为了简化硬件结构,采用串行的 位乘 早期计算机中为了简化硬件结构 采用串行的1位乘 采用串行的 法方案,即多次执行 加法—移位 操作来实现。 即多次执行“ 移位” 法方案 即多次执行“加法 移位”操作来实现。 这种方法并不需要很多器件。 这种方法并不需要很多器件。然而串行方法毕竟 太慢,自从大规模集成电路问世以来 自从大规模集成电路问世以来,出现了各种形 太慢 自从大规模集成电路问世以来 出现了各种形 式的流水式阵列乘法器,它们属于并行乘法器 它们属于并行乘法器。 式的流水式阵列乘法器 它们属于并行乘法器。 1.不带符号的阵列乘法器 不带符号的阵列乘法器 设有两个不带符号的二进制整数： 设有两个不带符号的二进制整数： A=am-1…a1a0 = B=bn-1…b1b0 = 它们的数值分别为a和 即 它们的数值分别为 和b,即 a =∑ai2ii=0 = m-1 -

b =∑bj2jj=0 =

n-1 -

阵列乘法器

在二进制乘法中,被乘数 与乘数 相乘,产生 位乘积P: 在二进制乘法中 被乘数A与乘数 相乘 产生 +n位乘积 ： 被乘数 与乘数B相乘 产生m+ 位乘积 P=pm+n-1…p1p0 = 乘积P 的数值为 乘积

实现这个乘法过程所需要的操作和人们的习惯方法非常类 如下页图所示): 似:(如下页图所示): 如下页图所示 上述过程说明了在m位乘 位乘n位不带符号整数的阵列乘法 上述过程说明了在 位乘 位不带符号整数的阵列乘法 加法—移位 中,“加法 移位”操作的被加数矩阵。每一个部分乘积项 位 加法 移位”操作的被加数矩阵。每一个部分乘积项(位 叫做一个被加数。 个被加数{a 积)aibj叫做一个被加数。这m×n个被加数 ibj|0≤i≤m-1和 个被加数 - 和 0≤j≤n-1}可以用 ×n个“与”门并行地产生(如右下图所 - 可以用m 个 门并行地产生( 可以用 )。显然 设计高速并行乘法器的基本问题,就在于缩短被加 显然,设计高速并行乘法器的基本问题 示)。显然 设计高速并行乘法器的基本问题 就在于缩短被加 数矩阵中每列所包含的1的加法时间 的加法时间。 数矩阵中每列所包含的 的加法时间。 5位×5位阵列乘法器的逻辑电路图演示 位 位阵列乘法器的逻辑电路图演示

阵列乘法器

这种乘法器要实现n位 这种乘法器要实现 位 ×n位时 需要 -1)个 位时,需要 位时 需要n(n- 个 全加器和n 全加器和 2个“与”门。 该乘法器的总的乘法时 间可以估算如下： 间可以估算如下： 令Ta为“与门”的 为 与门” 传输延迟时间,T 传输延迟时间 f为全加 器(FA)的进位传输延迟 的进位传输延迟 时间,假定用 假定用2级 与非” 时间 假定用 级“与非” 逻辑来实现FA的进位链 逻辑来实现 的进位

链 功能,那么我们就有 那么我们就有： 功能 那么我们就有： Ta = Tf = 2T 从演示中可知，最坏 从演示中可知， 情况下延迟途径,即是沿 情况下延迟途径 即是沿 着矩阵最右边的对角线 和最下面的一行。 和最下面的一行。因而 得n位×n位不带符 位 位不带符

阵列乘法器

号的阵列乘法器总的乘法时间为： 号的阵列乘法器总的乘法时间为： tm=Ta+ (n-2)6T+5T+(n-1)]×Tf - + - =2T+6nT-12T+5T+(n-1)×2T + - (2.27) =(4n-2)×2T - 2.带符号的阵列乘法器 带符号的阵列乘法器(1) 对2求补器电路 求补器电路 我们先来看看算术运算部件设计中经常用到的求补电路。 我们先来看看算术运算部件设计中经常用到的求补电路。一个具 有使能控制的二进制对2求补器电路图演示 其逻辑表达式如下： 求补器电路图演示， 有使能控制的二进制对 求补器电路图演示，其逻辑表达式如下： C-1=0, Ci=ai+Ci-1 - ai*=ai⊕ECi-1, 0≤i≤n = ≤≤ - 在对2求补时 要采用按位扫描技术来执行所需要的求补操作。令 在对 求补时,要采用按位扫描技术来执行所需要的求补操作。 求补时 要采用按位扫描技术来执行所需要的求补操作 A=an…a1a0是给定的 +1)为带符号的数 要求确定它的补码形式 是给定的(n+ 为带符号的数 为带符号的数,要求确定它的补码形式 = 进行求补的方法就是从数的最右端a 开始,,由右向左 由右向左,直到找出第 。进行求补的方法就是从数的最右端 0开始 由右向左 直到找出第 一个“ 例如 例如a 一个“1”,例如 i=1, 0≤i≤n。这样 i以左的每一个输入位都求反 ≤ ≤ 。这样,a 以左的每一个输入位都求反, 即1变0,0变1。最右端的起始链式输入 -1必须永远置成“0”。当控 变 变 。最右端的起始链式输入C 必须永远置成“ 。 制信号线E为“1”时,启动对 求补的操作。当控制信号线E为“0”时 制信号线 为 时 启动对2求补的操作。当控制信号线 为 时 启动对 求补的操作 ,输出将和输入相等。显然 我们可以利用符号位来作为控制信号。 输出将和输入相等。 我们可以利用符号位来作为控制信号。 输出将和输入相等 显然,我们可以利用符号位来作为控制信号

阵列乘法器

例如,在一个 位的对 求补器中,,如果输入数为 例如 在一个4位的对 求补器中 如果输入数为 在一个 位的对2求补器中 如果输入数为1010,那么 那么 输出数应是0110,其中从右算起的第 位,就是所遇到的第 其中从右算起的第2位 就是所遇到的第 输出数应是 其中从右算起的第 一个“ 的位置 用这种对2求补器来转换一个 的位置。 求补器来转换一个(n+ 为 一个“1”的位置。用这种对 求补器来转换一个 +1)为 带符号的数,所需的总时间

延迟为 带符号的数 所需的总时间延迟为 tTC=n2T+5T=(2n+5)T (2.28) + = + 其中每个扫描级需2T延迟 延迟,而 则是由于 则是由于“ 门和“ 其中每个扫描级需 延迟 而5T则是由于“与”门和“异 门引起的。 或”门引起的。 (2) 带符号的阵列乘法器 (n+1)×(n+1)位带求补器的阵列乘法器逻辑方框图演示 + × + 位带求补器的阵列乘法器逻辑方框图演示 通常,把包括这些求补级的乘法器又称为符号求补的阵列 通常 把包括这些求补级的乘法器又称为符号求补的阵列 乘法器。在这种逻辑结构中,共使用三个求补器 共使用三个求补器。 乘法器。在这种逻辑结构中 共使用三个求补器。其中两 个算前求补器的作用是：将两个操作数A和 在被不带符 个算前求补器的作用是：将两个操作数 和B在被不带符 号的乘法阵列(核心部件 相乘以前,先变成正整数 核心部件)相乘以前 先变成正整数。 号的乘法阵列 核心部件 相乘以前 先变成正整数。而算后 求补器的作用则是：当两个输入操作数的符号不一致时, 求补器的作用则是：当两个输入操作数的符号不一致时 把运算结果变成带符号的数。 把运算结果变成带符号的数。

阵列乘法器

均为用定点表示的(n+ 设A=anan-1…a1a0和B=bnbn-1…b1b0均为用定点表示的 + 1)位带符号整数。在必要的求补操作以后 和B的码值输送给 位带符号整数。 位带符号整数 在必要的求补操作以后,A和 的码值输送给 n×n位不带符号的阵列乘法器 并由此产生 位真值乘积 位不带符号的阵列乘法器,并由此产生 位真值乘积: 位不带符号的阵列乘法器 并由此产生2n位真值乘积 AB=P=p 2n-1…p1p = = - p2n=an⊕bn 其中P 为符号位。 其中 2n为符号位。 上面CAI演示所示的带求补级的阵列乘法器既适用于原码 上面 演示所示的带求补级的阵列乘法器既适用于原码 乘法,也适用于间接的补码乘法 不过在原码乘法中,算前求补 也适用于间接的补码乘法。 乘法 也适用于间接的补码乘法。不过在原码乘法中 算前求补 和算后求补都不需要,因为输入数据都是立即可用的 因为输入数据都是立即可用的。 和算后求补都不需要 因为输入数据都是立即可用的。而间接 的补码阵列乘法所需要增加的硬件较多。 的补码阵列乘法所需要增加的硬件较多。为了完成所必需的求 补与乘法操作,时间大约比原码阵列乘法增加 时间大约比原码阵列乘法增加1倍 补与乘法操作 时间大约比原码阵列乘法增加 倍。

阵列乘法器

例17:设x=+ y=- 用带求补器的原码阵列乘法器求出 设 =+15, =-13,用带求补器的原码阵列乘法器求出 乘积xy=? [解:] 解 设最高位为符号位,则输入数据为 设最高位为符号位 则输入

数据为[x]原 =01111 则输入数据为 [y]原 = 11101

符号位单独考虑,算前求补级后 符号位单独考虑 算前求补级后 |x|=1111,|y|=1101 x= y= 算后经求补级输出并加上乘积 符号位1,则原码乘积值为 符号位 则原码乘积值为 111000011。 。 换算成二进制数真值是 xy=( -11000011)2=(-195)10 十进制数验证： 十进制数验证：x×y = 15× (-13) = -195相等。 相等。 × - 相等

本文来源：https://www.bwwdw.com/article/8d2i.html