毕业设计开题报告表-基于FPGA的信号发生器设计 - 图文

武汉轻工大学学生毕业设计（论文）学生开题报告表

设计 电子信息科学 学生姓名 学 号 专 业 与技术 开题报告内容：（调研资料的准备，目的、要求、思路与预期成果；任务完成的阶段、 内容及时间安排；完成设计（论文）所具备的条件因素等。） 课题名称 课题来源 基于FPGA的信号发生器设计 纵向 课题类型 导 师 一、工程背景 以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。 系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。 FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，但是功耗较低。但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD（复杂可编程逻辑器件备）。 利用FPGA技术进行电子系统设计，最终目标是完成专用集成电路ASIC的设计和实现。基于可编程器件FPGA技术主要包括一下要素： （1） FPGA使用描述语言 硬件描述语言（HDL）是一种用文本形式来描述和设计电路的语言，它可以使电子系统设计者利用这种语言来描述自己的设计思想和电子系统的行为并建立模型，然后利用EDA工具进行仿真，自动综合到门级电路，可用ASIC或CPLD/FPGA实现其功能。目前其中最有代表性的是美国国防部开发VHDL（Very-High-Speed Integrated Circuit HDL），Verilog公司开发的Verilog HDL。HDL（IEEE1164）和Verilog HDL（IEEE1364）被IEEE列为工业标准，

VHDL主要用于描述数字系统的结构，行为，功能和接口。VHDL语言形式及描述风格与句法类似于一般的计算机高级语言。VHDL的程序结构特点是，将一项工程设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（即端口）或内部。在对一个设计实体定义了外部界面后，一旦其内部开发完成，其它设计就可以直接调用这个实体。这种设计实体分成内外部分的概念就是VHDL系统设计的基本点。 （2） 软件开发环境、工具 MAX+PLUS II是Altera公司的第三代CPLD开发工具软件，它集成了可编程逻辑器件的设计环境。它可以在多种平台上运行提供了灵活和高效的界面。设计者无需精通器件内部的复杂结构，只需用自己熟悉的设计输入工具（原理图，波形图或硬件描述语言等）进行设计输入。MAX+PLUS II将这些设计软件换成目标结构所要求的格式，从而使设计者能够轻松的掌握和使用MAX+PLUS II软件。 MAX+PLUS II具有以下特点：①开放的接口。②与结构无关（指VHDL描述逻辑综合前与结构无关）。③多平台。④完全集成化。⑤多种设计库。⑥模块化工具。⑦硬件描述语言（HDL）。⑧开放核的特点。⑨Megacore功能。 （3） ASIC可编程器件 可编程逻辑器件（PLD，Programmable Logic Device）即部分功能可由软件程序更改的器件。它是当前数字系统设计的主要硬件基础，是硬件编程语言VHDL的物理实现工具。可编程逻辑器件使用计算机，利用软件，硬件对器件进行系列编程，然后通过程序指挥芯片配置连线和编程器件，把应连接的元件，单元连接起来。根据用户编写的不同程序就可以制造出有不同电路功能的器件。并在设计阶段进行仿真（Emulation）使得微电子设计实现了早期集成和软硬件联合验证。 CPLD实际是一个子系统部件，具有可编程性和实现方案容易改动的特点。它具有更高的集成度，它允许更多的输入信号，乘积和宏单元。CPLD内含多个I/O块和逻辑块。这些逻辑块可以使用可编程内连线的布线来实现相互间联系。每一个逻辑块就相当于一片220V10和236V18的PLD。有乘积阵列，乘积项分配机构和宏单元。I/O块通常具有逻辑功能和较强的I/O控制功能。目前大部分CPLD器件还具有兼容于IEEE1149.1（JTAG）标准测试激励端和边界扫描能力，以及兼容于PCI接口协议的输入输出缓冲器。

（4） 目标器件 利用EDA技术进行电子系统设计的下载与硬件验证工具，主要包括： ①实验或开发所需的各类信号模块，包括时钟、脉冲、高低电平等；②通用数字式和扫描驱动类接口，包括各类输入显示或指示模块；③模拟器件及接口，包括模拟信号的放大，比较及A/D转换模块；④监控程序模块；⑤目标芯片适配座以及FPGA/CPLD目标芯片和编程下载电路。 当前，EDA的主要应用方向为微控制器，ASIC和DSP等方面。 二、基于FPGA的信号发生器设计 本设计采用基于VHDL的状态机来实现信号发生器的设计，即用VHDL来设计信号发生器控制器，我们之所以选择信号发生器，是因为信号与我们的日常生活息息相关，一切信息都是靠信号来传递。 本设计采用基于状态机的描述方法。无论与基于VHDL的其他设计方案相比，还是与可完成相同功能的CPU相比，状态机都有难以超越的优越性，主要表现在以下几个方面： ? 控制灵活方便，运行速度和工作可靠性高； ? 结构模式相对简单，设计方案相对固定，以及可定义符号化枚举类型的状态，对发挥VHDL综合器强大的优化功能提供了有利条件； ? 状态机容易构成性能良好的同步时序模块，有利于消除电路中的毛刺现象； ? 在高速运算和控制方面，状态机具有巨大的优势。 1. 设计方法 （1） 系统级设计 确定信号发生器设计方案：查阅资料，决定设计任务，确定系统整体功能。 描述系统功能：利用模块图描述系统应具有的逻辑功能，以及应达到的技术指标。 设计算法：利用VHDL语言对信号发生器进行描述。 （2） 逻辑设计 根据算法选择电路结构； 选择器件并实现电路。

2. 总体方案 （1） 设计要求 信号发生器，可以选择多种的波形，在这里，我们只提供3种波形：正弦波、方波、三角波；最后的设计，要求能够选择波形，调节波形幅度与频率。 （2） 设计思路 利用Verilog HDL编程，依据基本数字电路模块原理进行整合。系统各部分所需工作时钟信号由输入系统时钟信号经分频得到，系统时钟输入端应满足输入脉冲信号的要求。具备幅度和频率可调功能，幅度通过两个按键可以增减调节，频率控制模块则是一个简易的计数器，控制步径为100HZ的可调频率，达到设计课题所要求的输出波形频率可调及幅度可调功能。幅度可调功能，可以在FPGA外部利用硬件电路实现。总体设计框图如下图1所示： 时钟 信号 信号 产生 信号 控制 DA 转化器 滤波 输出 选择信号 图1系统总体框图 三、计划安排 1．实验设备 目前配备1G内存，华硕笔记本电脑配置高，上机时间充足。 要求： MAX+plus II软件一套；EDA实验（开发）平台一套，提高计算机配置，增加上机时间。 2．可能遇到困难与问题 软件操作不熟练，程序编写不规范。 软件、硬件设计经验少。

3.时间安排 2013年3月18日-4月1日 查阅资料，进一步熟悉Verilog HDL编程，熟悉MAX+PLUS 软件的应用 2013年4月2日-4月20日 完成设计方案，具体算法，编写出信号发生器Verilog HDL语言，并通过MAX+PLUS 软件仿真验证其正确性 2013年4月21日-5月10日 利用EDA实验平台对该设计进行模拟测试 2013年5月11日-5月25日 完成课题设计，总结写论文 四、参考文献 [1] 潘松，黄继业.EDA技术实用教程（第二版）.北京：科学出版社. 2005年2月 [2]江国强.EDA技术与应用.北京：电子工业出版社，2007年 [3] 潘松，王国栋.VHDL实用教程.成都：电子科技大学出版社，2000年 [4]王金明，杨吉斌.数字系统设计与Verilog HDL.北京：电子工业出版社，2002年 [5]亿特科技.CPLD/FPGA应用系统设计与产品开发.北京：人民邮电出版社. 2005年7月 [6]李辉.PLD与数字系统设计.西安：电子科技大学出版社，2005年5月 [7]王志鹏，付丽琴.可编程逻辑器件开发技术MAX+PLUS II.北京：国防工业出版社，2005年3月 [8] 王道先.VHDL电路设计技术.北京：国防工业出版社，2004年1月 [9] 赵不贿.在系统可编程器件与开发技术.北京：机械工业出版社，2001年6月 [10] 曾繁泰.EDA工程的理论与实践.北京：电子工业出版社，2004年5月 [11]莫小灵.正弦信号发生器的FPGA实现.新余高专学报，2006年11月 [12]Sergio Franco.Design with Operational Amplifiers and Analog Integrated Circuits.西安：西安交通大学出版社,2004年8月 [13]薛文.DDS任意波形发生器的设计与实现.南京：南京理工大学，2004年 [14]尹佳喜，尹仕.基于CPLD的三相多波形函数发生器设计 http://www.pld.com.cn/application/a146.htm，2005-9-20。 [15] 李刚强.FPGA设计中关键问题的研究http://www.edacn.net/viewarticle.php?id=27146，2005-10-15。 指导教师签名： 日期：

注：1、课题类型：设计或论文

2、课题来源：纵向课题、横向课题或自拟课题，对于纵向和横向课题并要求用括号括起填写确切基金项目、企事业单位合同项目

本文来源：https://www.bwwdw.com/article/8b8d.html