电子科技大学数字设计原理与实践第四次讨论课 - 图文

更新时间：2024-05-05 22:07:01 阅读量：综合文库文档下载

说明：文章内容仅供预览，部分内容可能不全。下载后的文档，内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的，是否完整无缺。

电子科技大学数字设计原理与实践期末考提推荐度：
相关推荐

第四次讨论课题

姓名 xx xx xx xx

文档：xx

1、使用一片163和逻辑门设计产生7, 8, 9, 12, 13循环计数序列，要求计数值为

7的时候输出1个周期的高电平，使用MULTISIM或其他工具仿真验证。总结并讨论：利用163产生类似循环计数序列的设计思路和技巧。解：利用预置复位法，当计数器运行到9（1001）时，置位到12（1100）当计数器运行到13（1101）时，置位到7（0111）。所以在1001和1101处LD端有效。因此可以设置LD=（QDQA）'；

又因为1001→1100；1101→0111。观察可设计D=QC';C=1;B=QC;A=B。 Multisim仿真设计电路连接如下：

学号 xx xx xx xx

文档：xx

2、总结7、8章内容，用多种不同的方案设计序列发生器110111，讨论自启动。

提示：利用触发器设计（讨论序列长度和触发器个数的关系）；

利用MSI计数器设计（如163，扩展讨论：163+组合芯片，实现任意序列发生器的结构）；

利用移位寄存器设计（讨论需要多少触发器？触发器个数仅与序列长度相关吗？）

2.1序列信号发生器的原理介绍

在数字电路设计中，有些时候需用一组非常特殊的数字信号。一般情况下我们就将这种特殊的串行数字信号叫做序列信号。生成这样的一组特定序列信号的电路叫做序列信号发生器。

2.2利用触发器设计

110111序列有6个状态，这里用D触发器构成模6计数器，同时我们需要[log26]=3个，推广一下如果一个序列有n个序列，对于D触发器需要[log2??]个。

这里我们用二进制模6计数器产生序列110111，在同步时钟CLK的作用下，3个D触发器输出??3??2??1，顺序从000→001→010→011→100→101→000→?,同时在输出端Z输出序列110111，由分析可知状态/输出表如下: ???????????? 000 001 010 011 100 101 ??????????????? Z 1 1 0 1 1 1 ???????????? 001 010 011 100 101 000 001 010 011 100 101 000 由上述真值表可以得到激励函数和输出函数的表达式，没有用到的110,111状态可以用无关项表示。 ??1= ??3??2??1(0,2,4)+d(6,7), ??2= ??3??2??1(1,2)+d(6,7),

,??3= ??3??2??1(3,4)+d(6,7), Z= ??3??2??1(0,1,3,4,5)+d(6,7) 分别用卡诺图化简：

构成实际电路是用与门和或门以及D触发器，如下是电路图：

2.3利用MSI计数器设计

这里用74x151和74x163进行计数器的设计，步骤如下：（1）如果序列长度为n,则将计数器接成n进制的计数器；（2）将数据选择器的数据输入接成“??0→????”想要的序列；（3）将计数器的输出端接到选择器的输入端；产生一个110111序列（置数法），电路图如下：

数据选择器74x151的输入??0→??5接成110111，计数器74x163接成0-5计数，并连接到74x151的选择输入端CBA,以74x151的??0→??5作为输出，从而产生序列。 2.4利用移位寄存器设计

设序列的长度为L,则要求移位寄存器的位数n满足2??≥L;这里使用74x194与一些门信号来设计。序列110111需要3位移位寄存器状态表如下：

???????????? 110 101 011 111 110 101 用卡诺图化简：

Lin 1 1 1 0 1 1 ·

电路图如下：

文档：xx 3、

将4个LED灯进行周期性显示，显示方案可自己设计，时钟1kHz。

a) 只提供1种显示方案（移位寄存器+反馈），闪亮频率1Hz（计数器分频）。 b) 提供2种显示方案，由S控制，讨论电路结构。

c) 提供2种闪亮频率（如1Hz和5Hz），由M控制（可变模计数器）。使用MULTISIM或其他工具仿真验证。

文档：xx

4.设计一个11001序列检测器，讨论序列可重复使用和不可重复使用在设计时的区别，讨论用Mealy机设计和用Moore机设计的区别，讨论未用状态的处理问题。使用JK触发器完成其中一种设计。解：逻辑抽象 S0 ：初始状态 S1:1 S2:11 S3 :110 S4:1100 S5:11001

根据任务书要求，设计的序列检测器有一个外部输入A 和一个外部输出 Y。输入和输出的逻辑关系为：正常情况下Y=0，出现A=11001时，Y=1 状态转换图

0/01/00/00/0S01/0 1/0 1/0S1S20/0 0/01/0S3S41/1S5SA/Y0/0

状态转换表：

表1

由表1可知，S1 和S5是等价状态，故可以合并。下图为化简后的状态转换图。

0/00/01/01/1S01/0 1/0 1/0S1S20/0 0/0S3S4SA/Y0/0

卡若图化简

规定电路状态编码，电路需要5个状态。需要3（2n-1<状态数≦2n）个触发器。现取Q2Q1Q0=001表示S1，Q2Q1Q0=010表示S2，Q2Q1Q0=011表示S3，Q2Q1Q0=100表示S4 ,即可得到： S0:000 S1:001 S2:010 S3 :011 S4:100

由上述转换表可以转化为卡诺图

下面即可分解卡诺图

*Q0?AQ1'Q0'?AQ0Q1?A'Q1Q0'

Y?AQ2

逻辑函数式

由上述的卡诺图得到状态方程和输出方程

?????·

*Q2?A'Q1Q0Q2?A'Q1Q0Q2'Q1*?AQ1'Q0?Q1Q0'

*Q0?AQ1'Q0'?AQ0Q1?A'Q1Q0'

Y?AQ2

化简得到

* ?Q2?A'Q1Q0Q2?A'Q1Q0Q2' ?Q1*?AQ0Q1'?Q0'Q1

??*?Q0?(A'Q1?AQ1')?AQ1Q0上式与JK触发器的特性方程对照比较可以得出（Q*=JQ’+K’Q）

K2?(A'Q1Q0)?J2?A'Q1Q0?.....K1?Q0?J1?AQ0?J?A'Q?AQ'K0?(AQ1')11?0.

Y?AQ2

JK触发器具体实现电路图

由上述的式子我们可以画出模拟电路图（完整电路图附页说明）仿真软件仿真效果（截图说明）

下面进行仿真实验，X3灯是为了显示0、1输入，X2灯是显示脉冲输入情况。

X4、5、6是为了显示JK触发器是否处于初始状态，X1灯是检查11001是否完整输入。当完整输入时，该灯会亮。

X1U5C74LS00D142U3DU874LS00DAND2X4X5112.5 V U98VCCAND22~1PR2.5 V 1312U4B34U3A74LS00DU10NOT74LS00D1X62.5 V 2U1A1Q15U2B1Q15~1PR1J1CLK1K~1Q~1CLR314U614AND321161JU2A1Q15~1PR2.5 V 541161J1CLK1K91561CLK1K~1Q~1CLR14416~1Q~1CLR1474LS76N374LS76N3U7A74LS76NX32.5 V X210J12.5 V 18V10010 Hz 5 V 774ALS10AMU11NOTVCC5VKey = SpaceVCCVCC5V11001 代码

输入信号时的情况

即将完成输入(1100)

检查到目标信号，X1灯点亮。说明该电路正确可以实现既定目标。经下一个信号1001时候，X1灯点亮，说明该电路可循环使用。

0/10/00000/01/01011/01/00010100/0 1/0 1/01/01/11000/01/00111100/1

1110/10/0附录：JK触发器完整电路图

Y输出1214112~1PR2~1PR1Q15152~1PR8341J1Q151774LS00D11CLK4161K~1Q14~1CLR3105411J1CLK91411J1CLK1Q15161K~1Q14~1CLR3161K~1Q14~1CLR623U3DU6718CLK11001 代码A输入U7AU8U5CU3AU10AND374LS00DU4BU11NOT74ALS10AMU2A74LS00NOT74LS76NU2BAND2·

74LS00D74LS76NU974LS76NAND2法二：D触发器设计检测“11001”序列由7的卡诺图可得

D2?[(A'Q1Q0)']'D1?AQ1Q0?Q1Q0' D0?AQ1'Q0'?AQ1Q0?A'Q1Q0'

Y?AQ2

仿真图符号代码转换

D2=U4A U5B

D1=U7A+U5A

D0=U8A+U6A+U9A U10A

Y=AQ2

检测中

检测到“11001”序列，X3灯点亮，完成既定目标。说明该电路正确可以实现既定目标。经下一个信号1001时候，X1灯点亮，说明该电路可循环使用。

本文来源：https://www.bwwdw.com/article/8b2g.html

相关文章：