数电课后题答案（哈工大版）

第6章 逻辑代数基础

6.1对课程内容掌握程度的建议 章 节 6.1概 述 6.2 逻 辑 运 算 6.3 形 式 定 理 6.4 基 本 规 则 6.5 用代数法化简逻辑式 课程内容掌握程度 A B 数字信号，脉冲信号 正逻辑和负逻辑 基本逻辑运算 组合逻辑运算 17个形式定理 代入规则 反演规则对偶规则 展开规则 C 用代数法化简逻辑式 最大项 6.6最小项和最大项 最小项 卡诺图化简法 6.7 卡诺图化简法 6.2 授课的几点建议

6.2.1 基本逻辑关系的描述

基本逻辑关系有“与”、“或”、“非”三种，在本教材中采用文字叙述和常开触点、常闭触点的串、并联等形式来加以描述。还有一种描述逻辑关系的图，称为文氏图（Venn diagram）。图6.1(a)圆圈内是A，圆圈外是A；图6.1(b)圆圈A与圆圈B相交的部分是A、B的与逻辑，即AB；图6.1(c)圆圈A与圆圈B所有的部分是A、B的或逻辑，即A+B。与逻辑AB也称为A与B的交集（intersection）；或逻辑A+B也称为A和B的并集（union）。

AAAABBA+BAB (a) 单变量的文氏图 (b) 与逻辑的文氏图 (c) 或逻辑的文氏图

图6.1 文氏图

6.2.2 正逻辑和负逻辑的关系

正逻辑是将双值逻辑的高电平H定义为“1”，代表有信号；低电平L定义为“0”，代表无信号。负逻辑是将双值逻辑的高电平H定义为“0”，代表无信号；低电平L定义为“1”，代表有信号。正逻辑和负逻辑对信号有无的定义正好相反，就好象“左”、“右”的规定一样，设正逻辑符合现在习惯的规定，而负逻辑正好反过来，把现在是“左”，定义为“右”，把现在是“右”，定义为“左”。关于正、负逻辑的真值表，以两个变量为例，见表6.1。

表6.1 输入变量 输出 正逻辑 负逻辑 A L L H H

B L H L H Y L L L H A 0 0 1 1 B 0 1 0 1 Y 0 0 0 1 A 1 1 0 0 B 1 0 1 0 Y 1 1 1 0 由表6.1可以看出，对正逻辑的约定，表中相当是与逻辑；对负逻辑约定，则相当是或逻辑。所以正逻辑的“与”相当负逻辑的“或”；正逻辑的“或”相当负逻辑的“与”。正与和负或只是形式上的不同，不改变问题的实质。

6.2.3 形式定理

本书介绍了17个形式定理，分成五类。需要说明的是，许多书上对这些形式定理有各自的名称，可能是翻译上的缘故，有一些不太贴切，为此，将形式定理分成5种形式表述，更便于记忆。

所以称为形式定理，是因为这些定理在逻辑关系的形式上虽然不同，但实质上是相等的。形式定理主要用

1

于逻辑式的化简，或者在形式上对逻辑式进行变换，它有以下五种类型：

1．变量与常量之间的关系；2．变量自身之间的关系；3．与或型的逻辑关系；4．或与型的逻辑关系；5．求反的逻辑关系——摩根（Morgan）定理。

6.2.3.1 变量与常量之间的关系

变量与常量之间的关系可分为与逻辑和或逻辑两种形式，共四个。

定理1： A?0 =0 定理2： A+1=1 定理3： A?1 =A 定理4： A+0=A

6.2.3.2 变量自身之间的关系

变量自身之间的关系也可分为与逻辑和或逻辑两种形式，共四个。 定理5： A?A =A 定理6： A+A =A 定理7： A?A=0 定理8： A+A=1

6.2.3.3 与或型和或与型的逻辑关系

与或型和或与型的定理有三对，它们是

定理9： A +A B = A 定理10： A（A + B）= A 定理11： A+AB =A+B 定理12： A（A+B）=AB

定理13： AB+AC+BC =AB+AC 定理14： (A+B)(A+C)(B+C)=(A+B)(A+C )

6.2.3.4 求反的逻辑关系

定理15： A?B?A?B 定理16： A?B?A.B 定理17： A?A

以上介绍了十七个形式定理，只须熟记其中的一半，利用对偶规则即可得出另一半。

形式定理的证明一般采用代数法，即用已经被证明的定理去证明那些需要证明的定理；二是所谓的真值法，因为对于双值逻辑系统，每一个逻辑变量只有“0”和“1”，对于2个逻辑变量，只有4种可能，对于3个逻辑变量，只有8种可能，…，所以可以将逻辑变量的真值代入形式定理一一验证。不过变量数较多时也很不方便。利用文氏图也可以证明形式定理，例如摩根定理，图6.2表示了这一过程。

证明A?B?A?B，图6.2(a)是A?B ，正好是图6.1 (b)的反；图6.2 (b)是A； 图6.2 (c) 是B；图6.2 (d)是A?B。图6.2(a)和图6.2 (d)完全一样，由此证明了A?B?A?B

ABABAABABBA+BAB(a) (b) (c) (d)

图6.2 用文氏图证明摩根定理

6.2.4最小项、最大项及其性质

最小项在逻辑函数的变换和化简中具有重要意义，在可编程逻辑器件、半导体存储器中有重要应用。同一逻辑关系的逻辑函数具有多样性，但同一逻辑关系的逻辑函数它都是由若干个最小项构成的，它的多样性实际上是这些最小项的不同组合而已。任一逻辑函数都是若干个最小项之和，即立即函数Y

Y??mi称为逻辑函数的与或标准型。它的对偶式的形式是若干个最大项之积

Y??mi称为逻辑函数的或与标准型。最小项的主要性质如下：

1．当有二进制码输入时，最小项对每一种输入被选中的特点是只有一个最小项是“1”，其余最小项都是

n

“0”，即所谓N（2）中取一个“1”。

2．全部最小项之和恒等于“1”。

m3+m2+m1+m0=1

3．两个最小项之积恒等于“0”。

mimj=0（i?j）

4．若干个最小项之和等于其余最小项和之反。例如：

m1?m2?m0?m3

m0?m1?m2?m35．最小项的反是最大项，最大项的反是最小项。

6．当有二进制码输入时，最大项对每一种输入被选中的特点是只有一个最大项是“0”，其余最大项都是

2

“1”，即所谓N（2n）中取一个“0”。

最大项与最小项有对偶的关系，在性质上也有对偶关系，例如性质1和性质6是对偶关系；性质3，两个最小项之积恒等于“0”，那么，两个最大项之和恒等于“1”，等等，不一一举例。

6.2.5 逻辑函数的化简与变换

6.2.5.1 逻辑函数的化简

逻辑函数的化简是为了在具体实现该逻辑电路时，在硬件上节省集成电路。以与或逻辑式为标准，逻辑式的与项最少，与项中的变量数最少者为最简。实际上因为任何一个逻辑函数都可以转换为与或标准型，即最小项之和的形式。最小项之间以不同的方式搭配，逻辑函数就有不同的形式，造成了逻辑函数的多样性。所以，逻辑函数的化简就是寻找最小项的某一种搭配方式，以获得最简与或式。

逻辑函数的化简一般有两种方法，代数法化简和卡诺图化简。代数法化简就是运用17个形式定理和一些规则、性质对逻辑函数进行化简，这种化简方法称为代数法化简。代数法化简的优点是它的使用不受任何条件的限制，但由于这种方法没有固定的步骤可循，所以在化简一些复杂的逻辑函数时不仅需要熟练地运用各种定理和规则，而且需要有一定的运算技巧和经验。逻辑函数的化简是本章的重点内容。

卡诺图化简法是一种在方格图形上进行最小项重新组合的方法。这种方法简单、直观，而且有一定的化简步骤可循。而且化简过程不易出现差错。变量数在5个以下时，用卡诺图法化简比较实用。

逻辑代数是数字电路的数学工具，涉及数字电子技术的方方面面，例如在数字电路设计和分析时要经常使用各种化简方法，是必须掌握的内容。

6.2.5.2 逻辑函数的变换

用最简与或式实现硬件电路时，往往需要解决一些问题，希望采用同一种逻辑关系的集成电路，以利维修；希望采用与或逻辑关系以外的集成电路，如与非、或非、与或非等器件来实现硬件电路；希望输入没有反变量等等。这就需要进行逻辑函数的变换，现举例说明。

例6.1:将异或函数F?AB?AB用尽可能少的集成电路芯片实现。

解：异或函数F?AB?AB符合与或函数的最简条件，如果将其直接实现，并消除输入反变量，如图6.3所示，需要一片反相器74LS04，一片2输入与门74LS08，一片2输入或门74LS32，共三片集成电路。如果采用与非门，并消除输入反变量，如图6.4所示，只需要一片2输入与非门74LS00，或者使用专门的异或门。

ABBA11&B&1F&AAB&&&F图6.3 图6.4

例6.2：将最简与或逻辑式F?AB?BC用与或非门实现。 解：F?AB?BC?AB?BC

查手册，可以用一片74LS51实现，如图6.5所示。

CA1&1FB“0”&图6.5

关于逻辑函数的变换不一定在课堂上大讲特讲，可以结合实验进行，但是教师要心中有数。

习 题

【6-1】 填空

1．与模拟信号相比，数字信号的特点是它的离散 性。一个数字信号只有两种取值分别表示为0 和1 。 2．布尔代数中有三种最基本运算： 与 、 或 和 非 ，在此基础上又派生出四种基本运算，分别为与非、或非、与或非和异或。

3．与运算的法则可概述为：有“0”出 0 ，全“1”出 1；类似地或运算的法则为 有”1”出”1”，全”0”出”0” 。

4．摩根定理表示为：A?B=A?B ；A?B=A?B。

3

5．函数表达式Y=AB?C?D，则其对偶式为Y??(A?B)C?D。 6．根据反演规则，若Y=AB?C?D?C，则Y?(AB?C?D)?C 。

7．指出下列各式中哪些是四变量A B C D的最小项和最大项。在最小项后的（ ）里填入mi，在最大项后的（ ）里填入Mi，其它填×（i为最小项或最大项的序号）。 (1) A+B+D (× )； (2) ABCD (m7 )； (3) ABC ( × )； (4)AB(C+D) (×)； (5) A?B?C?D (M9 ) ； (6) A+B+CD (× ); 8．函数式F=AB+BC+CD写成最小项之和的形式结果应为式结果应为

?m(3,6,7,11,12,13,14,15),写成最大项之积的形

?M( 0,1,2,4,5,8,9,10 ) 9．对逻辑运算判断下述说法是否正确，正确者在其后（ √ ）内打对号，反之打×。 （1） 若X+Y=X+Z，则Y=Z；( × ) （2） 若XY=XZ，则Y=Z；( × ) （3） 若X?Y=X?Z，则Y=Z；(√ )

10．已知有四个逻辑变量，它们能组成的最大项的个数为 16 个 ，这四个逻辑变量的任意两个最小项之积恒为 “0 ” 。

【6-2】用代数法化简下列各式

(1) F1 =ABC?AB=1 (2) F2 =ABCD?ABD?ACD=AD

(3) F3 =AC?ABC?ACD?CD=A+CD

(4) F4 =A?B?C?(A?B?C)?(A?B?C) =A?BC

(5) F5=AC?AB?BCD?BEC?DEC=AB?AC?BD?EC (6) F6 =AB?CD?ABC?AD?ABC=A?BC?CD

(7) F7 =AC?AB?BCD?BD?ABD?ABCD=A?BD?BD (8) F8 =AC?AC?BD?BD=ABCD?ABCD?ABCD?ABCD (9) F9?(AB?AB?AB)(AB?CD)= BCD?ACD

(10) F10?ABC?CD?BD?C=A?D?B?C 【6-3】 用卡诺图化简下列各式

(1) F1 =BC?AB?ABC=AB?C (2) F2 =AB?BC?BC=A?B

(3) F3=AC?AC?BC?BC=AB?AC?BC或AB?AC?BC (4) F4 =ABC?ABD?ACD?CD?ABC?ACD=A?D (5) F5 =ABC?AC?ABD=AB?AC?BD (6) F6=AB?CD?ABC?AD?ABC=A?BC?CD

(7) F7 =AC?AB?BCD?BD?ABD?ABCD=A?BD?BD (8) F8 =AC?AC?BD?BD=ABCD?ABCD?ABCD?ABCD (9) F9 =A(C?D)?BCD?ACD?ABCD=CD?CD

(10) F10=AC?AB?BCD?BEC?DEC=AB?AC?BD?EC

BCA0100110111101BCA010010111111101111 (1) (2)

4

BCA0100011111111011BCA0100011111111011 (3)

(3)

CDCD10AB00011110AB0001110011001101110111111111111111101111 10 (4)

(5)

CD011110CDAB0001111000111AB0000111101101111111111111111011111011

(6)

(7)

CDABCD00011110AB0001111000100000110101000111110010111110000110 (8)

11CDE=0E=1AB00011110101101000011111111011111111111101111111 (10)

【6-4】用卡诺图化简下列各式

(1) F1(A,B,C)=

?m(012,,,5,6,7)=AB?AC?BC (2)F2(A,B,C,D)=?m(012,,,3,4,6,7,8,9,101114,,)=AC?AD?B?CD (3)F3

(A,B,C,D)=?m(01,,,4,6,8,9,1012,,1314,,15)=AB?BC?AD?BD

(4) F4 (A,B,C,D)=M1?M7= m1?m7?m1?m7=A?BC?BC?D (5) F5(E,A,B,C,D)??m(0,3,4,6,7,8,11,15,16,17,20,22,25,27,29,30,31)

?EABC?ABCD?ACD?EBCD?EAD?EAB?ECDB

(9)

5

CDAB00011110001111BC0001111001111A01111111111101111 (1)

(2)

CDCDAB00011110AB0001111000110011101111011111111111111111011101111 (3)

(4)

CDE=0E=1AB00011110000111100011110111111111111101111 (5)

6-5】用卡诺图化简下列带有约束条件的逻辑函数 1）P1 (A,B,C,D)=

?m(3,6,8,9,1112,)??d(012,,,1314,,15) =AC?BD?BCD(或ACD) (2) P2(A,B,C,D)=

?m(0,2,3,4,5,61112,,)??d(8,9,101314,,,15) =BC?BC?D

(3) P3 =A?C?D?ABCD?ABCD (AB+AC=0)

=AD?ACD?BCD(或ABD)

CDAB00011110CDAB00011110CDAB0001111000××1×00111001101101111011111×××111×××11××××1011110××1×101××(1) (2) (3)

6-6】列出逻辑函数F?AB?ABC的真值表。 A B C F 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 0 6

【（ 【【6-7】写出下列函数的反函数F，并将其化成最简与或式。 1．F1?(A?D)(B?C?D)(AB?C) 2．F2?(A?B)(BCD?E)(B?C?E)(C?A) 3．F3?A?B?C?AD 4．F4?(A?B)C?(B?C)D

解： 1．F1?AD?C 2．F2?AB?AC?E 3． F3?AB?AC?A D

4．F4?BC?C D?ABD?A BC

【6-8】用对偶规则，写出下列函数的对偶式F?，再将F?化为最简与或式。 1．F1?AB?B C?AC 2．F2?A?B C?D

3．F3?(A?C)(B?C?D)(A?B?D)?ABCF3??ABC?BC?CD 4．F4?(A?B)(A?C)(B?C)(C?D)F4??AB?C?D 5．F5?ABC?CD?BD?C

解：题中各函数对偶函数的最简与或式如下： 1．F1??ABC?ABC 2．F2??ABD?ACD 3．F3??AC?ABD

4．

5．F5??ABCD

【6-9】 已知逻辑函数F?A?B?C, G=A⊙B⊙C，试用代数法证明：F?G。

解：

F?A?B?C?A?B C?A?BC

?A?BF?A?B?C?A?B.C?A?B.C?AB.C?AB.C?ABC

?G【6-10】证明下列逻辑式相等：A C?BC?AB?AC?BC?AB

解：

A C?BC?AB?A BC?A BC?ABC?ABC?ABC?ABC?AC?BC?AB

【6-11】用卡诺图化简下列逻辑式，说明可能有几种最简结果。

F?AB?BC?CD?DA?AC

解：

CDAB00011110CDAB0001111000111001110111110111111111111111101111101111

四种： F1?AB?CD?AC?BD F2?AB?CD?AD?BC7

CDAB0000011110111011111111110111CDAB00000111101110111111111101111111

F3?AB?CD?AD?BC F4?AB?CD?AC?BD 【6-12】 已知: Y1 =AB?AC?BD Y2 =ABCD?ACD?BCD?BC 用卡诺图分别求出Y1?Y2， Y1?Y2， Y1?Y2。

解： 先画出Y1和Y2的卡诺图，根据与、或和异或运算规则直接画出Y1?Y2，Y1?Y2，Y1?Y2的卡诺图，再化简得到它们的逻辑表达式：

CDAB000001111011101111111110111CDAB00000111101011111111101Y1CDAB0000011110101111111101CDAB0000011110111011111111101111Y2CDAB00000111101

01111111110Y1Y2Y1+Y2Y1+Y2

Y1?Y2=ABD?ABC?CD

Y1?Y2=AB?C?BD

Y1?Y2=ABCD?ABC?BCD?ACD

第7章 集成逻辑门

7.1对课程内容掌握程度的建议

章 节 A 7.1半导体二极管和晶体管的开关特性 课程内容掌握程度 B 半导体二极管和晶体管的开关特性 C 7.2 基本逻辑门电路 逻辑门电路符号 7.3 标准TTL与非标准TTL与非门电路 门电路 7.4 其他类型TTL其他类型TTL门 8

门 7.5 CMOS逻辑门 7.6 国标数字集成电路系列介绍 CMOS逻辑门 国标数字集成电路系列介绍 7.2 授课的几点建议

7.2.1标准TTL与非门电路的结构

标准TTL与非门如图7.1所示，TTL与非门的重点是逻辑关系、特性曲线和参数，内部电路为曲线和参数服务，通过内部电路以便更好地了解曲线和参数，对集成数字电路内部结构做一般了解。 TTL与非门由三部分组成：输入级、中间放大级、输出级。输出有两个状态：即上止（VT3、VD4截止）下通（VT5导通），输出低电平，称为开态；上通（VT3、VD4导通）下止（VT5截止），输出高电平，也称为关态。

VCC?5V4k?VT1R1R2R4130?VT341.6k?VT2VDAB1k?UOVT5R3

图7.1 标准TTL与非门

在开态和关态时，对电路内部电流、电压的计算不作为重点，从逻辑关系了解如下逻辑状态的转换关系即可。对开态有

UA= UB = UIH ?? IB1 = IB2 ??VT2饱和?? VT5饱和?? UOL ? ? ? ?

UB1 =2.1V?? UB2 =1.4V ?? UB5 =0.7V └? ?-┐ ? ? UC2 =1V ?? VT3、VD4截止?┘ 对关态有

UA?0IB1?IILVT2截止?VT5截止?????UB?0UB1?1V??IR2?IB3?VT3、VD4饱和 ?UOH

7.2.2标准TTL与非门电路的特性曲线及参数

TTL与非门的特性曲线有：uO= f(uI)---电压传输特性曲线；uOL= f(iOL)----输出低电平负载特性曲线；

uOH= f(IOH)---输出高电平负载特性曲线；uI= f(R)---输入负载特性曲线。

对TTL逻辑门，这五条特性曲线，输出低电平负载特性曲线和输出高电平负载特性曲线是反映输出端带负载能力的情况，输出高电平时，输出电流，即拉电流是向外流；输出低电平时，输出电流，即灌电流是向里流。输出电流与逻辑门带负载的能力，工作速度有关，是重要的特性曲线。输入特性曲线，反映输入电压和输入电流之间的关系，当输入电流向里流时，是高电平输入电流，此时这个电流仅微安量级，对电路的影响很小；当输入电流向外流时，是低电平输入电流，此时这个电流对逻辑门的影响由输出低电平负载特性曲线得到反映。对于CMOS门没有输入电流所以本书对输入特性曲线没有专门介绍。电压传输特性曲线是十分重要的特性曲线，特别是它与许多参数关系密切，现以电压传输特性曲线为例说明这条曲线与逻辑门功能和参数之间的关系。

7.2.2.1 uo= f(uI)---电压传输特性曲线

电压传输特性曲线是研究在逻辑门的输入电压变化时，逻辑门的输出电压是如何变化的。为了了解输入电

9

压变化的全貌对输出电压的影响，所以测量时输入电压是连续变化的。电压传输特性曲线如图7.2所示。

uO/V43UOHMINABCVCCNO5V1021UOLMAX2.4V00.8VDUIHMIN2EUILMAXUoffUonuI/V

图7.2 电压传输特性曲线

1．与电压传输特性曲线相关的四个逻辑电平参数 ①输出低电平的最大值UOLMAX ②输入高电平的最小值UOHMIN ③输入低电平的最大值UILMAX ④输入高电平的最小值UIHMIN

对于中述系列TTL与非门规定UOLMAX=0.4V、UOHMIN=2.4V、UILMAX=0.8V、UIHMIN=2V。这四个参数之间的大小关系反映了逻辑门的噪声容限，见图7.3。对输出高电平，负向干扰只要不小于UIHMIN，电路的逻辑状态就不会改变；对输出低电平，正向干扰只要不大于UILMIN，电路的逻辑状态就不会改变。理解了这一点UOLMAX、UOHMIN、UILMAX、UIHMIN四个逻辑电平的大学关系就不会搞错。从图7.3中可以看出输出逻辑电平在上下两端的外侧；输入逻辑电平在上下两端的内侧。定义

（UILMAX-UOLMAX）为低电平噪声容限UNL（或△0）， （UOHMIN-UIHMIN）为高电平噪声容限UNH（或△1）。

实际的噪声容限U’NL= UILMAX-UOL，U’NH= UOH-UIHMIN一般要大一些。

UOHMIN=2.4VUIHMIN=2V｝UNH=0.4VUNL=0.4V｛UILMAX=0.8VUOLMAX=0.4V

图7.3 逻辑电平和噪声容限

2．开门电平和关门电平

从图7.2还可得到开门电平Uon和关门电平Uon。开门电平实际是输入高电平的最小值；而关门电平实际是输入低电平的最大值。Uon和Uon与UIHMIN和UILMAX的差别是UIHMIN和UILMAX是考虑了噪声容限和一批集成电路存在分散性以后制定的规范值，是对整个系列起作用的标准；而Uon和Uon是对一个具体的逻辑门而言，从物理概念上定义的输入高电平的最小值和输入低电平的最大值。

3．阈值电压UT

电压传输特性的过渡区很陡，于是可以认为它所对应的输入电压，既是决定VT5管截止和导通的分界线，

10

74LS138J0BA\\0123445&EN6712BIN/OCT&&DJ图8.10 用最小项译码器74LS138实现组合数字电路的逻辑图

3 用数据选择器实现任意组合数字电路

用三变量数据选择器实现四变量的组合逻辑函数 Y?ABC?BD?AC 解：

1． 逻辑函数转换为与或标准型

Y?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD 2．从四个输入逻辑变量中任意确定三个变量作为选择变量

从四个输入逻辑变量中任意确定三个变量作为选择变量可有多种方案，确定ABC、BCD、ABD、ACD等等。不同的方案得到的结果简单的程度不同。 例如确定ABC为选择变量，于是有

Y?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD?ABCD ?m0D?m0D?m2D?m2D?m3D?m5D?m5D?m6D?m7D

3． 根据选择变量的高低位关系，将逻辑函数写成最小项和第四个逻辑变量相与再相 或的形式

Y?m0?m2?m5?m3D?m6D?m7D

4． 将存在的最小项接“1”， 不存在的最小项接“0”，最小项与第四个变量的原变量或

反变量相乘的，则或接该变量的原变量，或接反变量。于是可以画出如图8.11所示的连线图。

YG07MUXEN21076543210ENABCD“1”“0”图8.11 用数据选择器实现组合数字电路的逻辑图

8.2.6竞争冒险

近年来，随着IC产业的发展，对竞争冒险现象及产生原因的概念要求加强了。在大规模集成电路设计中，

通过仿真波形观察到，电路有时会有竞争冒险现象。这时就需要重新设计电路，消除竞争冒险。所以，在用FPGA器件实现大规模逻辑电路设计时，对本节内容的理解是比较重要的。

习 题

【8-1】分析图8-1所示电路的逻辑功能，写出输出的逻辑表达式，列出真值表，说明其逻辑功能。

&&&&&图8-1 题8-1电路图

ABC解：

&&Y

26

Y?ABC?ABC?AB?C??m(0,3,5,?6A)?B?C

ABC【8-2】逻辑电路如图8-2所示：

1．写出输出S、C、P、L的逻辑函数表达式；

2．当取S和C作为电路的输出时，此电路的逻辑功能是什么？

X&&&11SYZ=11&&CPL1图8-2 题8-2电路图

解： 1、S=X?Y?Z

C=X(Y?Z)?YZ?XY?XZ?YZ

P=Y?Z L=YZ

2、当取S和C作为电路的输出时，此电路为全加器。

【8-3】 图8-3为由三个全加器构成的电路，试写出其输出F1，F2，F3，F4的表达式。

D'S3C'B'A'S2S1S074LS283C0XYAiSiBiCi-1CiAiSiBiCi-1CiF1F2C44A3A2A1A0B3B2B1B0DCBAZAiSiBiCi-1CiF3F4>1>1>1图8-3 题8-3电路图 图8-4 题8-4电路图

解：F1=X?Y?Z F2?(X?Y)?Z F3?XY?Z F4?XYZ

【8-4】图8-4为集成四位全加器74LS283和或非门构成的电路，已知输入DCBA为BCD8421码，写出B2 B1的表达式，并列表说明输出D'C'B'A'为何种编码？

解：B2?B1?D?B?A?D?C?D?CB?CA

若输入DCBA为BCD8421码，列表可知D’C’B’A’为BCD2421码。

【8-5】图8-5是由3线/8线译码器74LS138和与非门构成的电路，试写出P1和P2的表达式，列出真值表，说明其逻辑功能。

27

YCBA\74LS1381BIN/OCT01223445&EN67&P1G1G0421Q0G7&>1&P2AMUXEN01234567\B1图8-5 题8-5电路图 图8-6 题8-6电路图

解：P1= P2=

?m(0,7)?ABC?ABC

?m(1,2,3,4,5,6)?AB?BC?AC

该电路为一致性判别电路，当A B C相同时，P1=1；当A B C不相同时，P2=1。

【8-6】图8-6是由八选一数据选择器构成的电路，试写出当G1G0为各种不同的取值时的输出Y的表达式。 解：结果如下表： G1 G0 Y 0 0 0 1 1 0 1 1 A A?B AB A?B 【8-7】最佳化布尔式P=ABC?ABC?ABC，然后用与非门实现之。 解：P=BCABC?ACABC?ABABC（图略） 【8-8】用与非门实现下列逻辑关系，要求电路最简。

P1=?m(11,12,13,14,15)

P2=?m(3,7,11,12,13,15)

P3=?m(3,7,12,13,14,15)

解：

P1CD00AB0001111011111P2011110CD00AB0001111011P30111111110CD00AB00011110110111111101

? P1?ABAC D P2?ABC?ACD?ACDP3?AB?ACD

- (图略)

【8-9】某水仓装有大小两台水泵排水，如图8-9所示。试设计一个水泵启动、停止逻辑控制电路。具体要求是当水位在H以上时，大小水泵同时开动；水位在H、M之间时，只开大泵；水位在M、L之间时，只开小泵；水位在L以下时，停止排水。（列出真值表，写出与或非型表达式，用与或非门实现，注意约束项的使用）

28

M1M2HML图 8-9 题8-9电路图

解：

1.真值表 3.表达式：F2=M，

F1=ML?H?MH?LH（或按虚线框得HM?L)

H M L 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 F2 F1 0 0 0 1 × × 1 0 × × × × × × 1 1 2卡诺图

F2H01MLF1000010111110H01ML000011110110

【8-10】仿照全加器设计一个全减器，被减数A、减数B、低位借位信号J0、差D、向高位的借位J，要求： 1． 列出真值表，写出D、J的表达式； 2． 用二输入与非门实现；

3． 用最小项译码器74LS138实现； 4． 用双四选一数据选择器实现。 解： 1、真值表 A B J0 D J 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 0 0 0 1 1 0D=

?m(1,2,4,7)?A?B?J J?7)A?B?J?m(1,2,3,?0 B?A2、用二输入与非门实现

29

&AB&J0&&&&&&D&图 8-10(a) 题8-10电路图

J

3、用74LS138实现 4、用双四选一数据选择器实现

DJ0BA\74LS138BIN/OCT011223445&6EN7Q&D&JJ0AB02G31MUX2ENJQ1EN0 1 2 3 0 1 2 3\图 8-10(b) 题8-10电路图 图 8-10(c) 题8-10电路图

【8-11】设计一组合数字电路，输入为四位二进制码B3B2B1B0，当B3B2B1B0是BCD8421码时输出Y=1；否则Y=0。列出真值表，写出与或非型表达式，用集电极开路门实现。 解： Y=AB?AC

YCD00AB001011110110EcBA011111011100101100C&Y=AB+BC&图 8-11 题8-11电路图

【8-12】设计一显示译码器，输入三个变量，输出控制共阳极数码管显示六个字形，字形从0~9及A~Z中任选，要求用与非门实现。

(略)【8-13】试用最小项译码器74LS138和和一片74LS00实现逻辑函数： P1 (A,B)=?m(0,3) P2 (A,B)=?m(1,2,3)

解：本题有多种答案，同学可自行设计。

30

本文来源：https://www.bwwdw.com/article/7tuv.html