数电实验讲义（修改）东华理工大学 - 图文

基本原理实验

实验一 门电路逻辑功能测试及应用

一、实验目的

1.熟悉数字电路学习机和双踪示波器的使用方法； 2.熟悉门电路的逻辑功能；

3.掌握TTL门电路、CMOS门电路功能及外特性的测试方法； 4.掌握基本集成逻辑芯片的正确使用与应用。

二、实验器材

1.数字电路学习机 2.双踪示波器 3.万用表 4.集成芯片

74LS00 74LS02 TC4011 5.0～10KΩ电位器 6.导线若干

1台 1台 1台 1片 1片 1片 1只

四2输入TTL与非门 四2输入TTL或非门 四2输入COMS与非门

三、预习要求

1.了解数字电路学习机和双踪示波器的使用方法（见附录）； 2.熟悉所用集成芯片的引线位置及各引线用途； 3.复习门电路工作原理及相应逻辑表达式； 4.复习门电路主要特性及参数的意义。

四、实验内容及步骤

实验前按学习机使用说明书先检查学习机电源是否正常，然后选择实验用的集成芯片，按自己设计的实验接线图接好连线，特别注意VCC及地线不能接错。线接好后经实验指导老师检查无误方可通电实验。实验中改动接线须先断开电源，接好线后再通电实验。

1.测试门电路的逻辑功能

分别将集成芯片74LS00、TC4011、74LS02插入面包板，接好VCC和地线，输入端接S1~S8（电平开关输出插口）任意两个，输出端接电平显示发光二极管（D1~D8）任意一个，列出各自的真值表，写出逻辑表达式。（集成芯片引脚图见图1-9、图1-10、图1-11）

2.TTL门电路（74LS00）主要参数的测试

（1）输出高电平VOH与输出低电平VOL的测定。

VOH—是指输入端有一个或一个以上为低电平时的输出高电平值，其测试图如图1-1所示。

VOL—是指输入端全部接高电平时的输出低电平值，其测试图如图1-2所示。 （2）输入短路电流IIS的测定。

- 1 -

IIS—是指输入端有一个接地，其余输入端接高电平（或TTL门输入端的开路）时，流入接地输入端的电流。有时也把VI=0时的输入电流叫输入短路电流IIS。

分别按图1-3（a）、（b）所示测量IIS，分析两种情况下测定的IIS值，你认为结果是否合理，为什么？

（3）高电平输入电流IIH的测定。

IIH—是指输入端有一个接高电平，其余输入端接低电平（接地）时，流入该输入端的电流。

VCC（+5V）VOHVCC（+5V）VOL&V&V

图1-1 VOH的测试电路 图1-2 VOL的测试电路

VCC（+5V）VCC（+5V）&IISmAVOIISmA&VO

（a） （b）

图1-3 IIS的测量电路

分别按图1-4（a）、（b）所示测量IIH，分析两种情况下测定的IIH值是否合理，为什么？

- 2 -

VCC（+5V）IIH?A&VO

（a） （b）

图1-4 IIH的测量电路

3.电压传输特性的测量

（1）TTL与非门的电压传输特性的测试。

TTL与非门的电压传输特性测试电路图如图1-5所示，改变电位器W的中心抽头的位置，使输入电压VI按表1-1变化，用万用表测出每个VI对应的VO的大小，填入表1-1中，并在坐标纸上画出电压传输特性曲线。

VCC（+5V）WVIV&VVO

图1-5 电压传输特性测试电路

表1-1 TTL与非门的电压传输特性的测试

VI（V） 0.0 0.2 0.4 0.6 0.8 0.9 1.0 1.1 1.2 1.3 1.5 2.0 2.5 3.0 3.5 VO（V） （2）CMOS门电路的电压传输特性的测试。

将集成芯片按图1-5接线，输入电压VI按表1-2的大小变化，测出对应的VO值的大小，填入表1-2中，并用坐标纸画出电压传输特性曲线。

表1-2 CMOS与非门的电压传输特性的测试 VI（V） 0.0 0.5 1.0 1.4 1.7 2.0 2.3 2.4 2.5 2.6 2.7 2.8 3.0 4.0 5.0 VO（V） 4.CMOS门电路平均传输时间的测量

用一片TC4011按图1-6接线，输入电压VI接学习机上的连续脉冲，选择合适的连

- 3 -

续脉冲的频率，用双踪示波器观察并记录输入、输出相位差（记录VI-VO波形），计算每个门的平均传输延迟时间的tpd值。

V i&&&&V O

图1-6 CMOS门电路平均传输时间测量电路

5.利用逻辑门控制输出

（1）利用与非门控制输出。

用一片74LS00按图1-7接线，在X输入端输入连续脉冲，在S输入端分别加低电平“0”和高电平“1”时，用示波器分别观察输出端Y的波形，将结果填入表1-3中，讨论S对输出脉冲的控制作用。

表1-3 与非门控制输出 Y 输入X t0 X YY输出Y St（S=0时） 0

Y输出Y 图1-7 与门控制输出

t（S=1时） 0 （2）利用或非门控制输出。

用一片74LS02按图1-8接线，在X输入端输入连续脉冲时，在S输入端分别加低电平“0”和“1”时，用示波器分别观察输出端Y的波形，将结果填入表1-4中，讨论S对输出脉冲的控制作用。

表1-4 或非门控制输出

&输入X Y0t tXS??1Y

输出Y （S=0时） 输出Y （S=1时） Y0 图1-8 或非门控制输出

Yt 0 6.门电路的应用：半加器

如果不考虑进位，将两个一位二进制数相加，称为半加。实现半加运算的电路叫做半加器，它的真值表如表1-5所示，试用74LS00（或CT4011）

- 4 -

实现半加和Sn电路，画出逻辑电路图。

表1-5 半加器真值表 An 0 0 1 1

Bn 0 1 0 1 Sn 0 1 1 0 五、实验报告要求及讨论

1.按各步骤要求填表并画逻辑图。 2.回答问题：

（1）怎样判断门电路逻辑功能是否正常？

（2）与非门和或非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？

（3）异或门又称可控反相门，为什么？

（4）CMOS门电路的多余输入端能否悬空，为什么？

14Vcc131211109814Vcc1312111098&&1234&&GND567&&1234&&GND567

图1-9 74LS00的外引脚图 图1-10 TC4011的外引脚图

14Vcc1312111098

??1??11234??1??1GND567

图1-11 74LS02的外引脚图

- 5 -

实验二 组合逻辑电路的设计与化简

一、实验目的

1.掌握组合逻辑电路的设计与化简方法； 2.掌握用基本集成芯片设计组合电路的方法。

二、实验器材

1.数字电路学习机 2.集成芯片

74LS00 TC4011 74LS10 74LS86 3.导线若干

1台 1片 1片 1片 1片

四2输入TTL与非门 四2输入CMOS与非门 三3输入TTL与非门 四2输入异或门

三、预习要求

1.了解实验所需集成芯片的引脚功能； 2.复习组合逻辑电路设计与化简的方法； 3.完成各实验内容中的原理电路图。

四、实验内容及步骤

1.用最少的2输入与非门实现下列逻辑函数，画出逻辑电路图，并用实验验证。 F1（A，B，C，D）=∑m（0，1，2，3，4，5，10，11，14，15） F2（A，B，C，D）=ABC（AB+CD+AD） 2.设计一表决电路。 某三人参加会议，对某项提案进行表决，如果同意，就按下桌前的按钮，用逻辑“1”表示，如果不同意，就不按，用逻辑“0”表示。如果三人中有两人或两人以上同意，提案就通过，用逻辑“1”表示，否则就不通过，用逻辑“0”表示。试用74LS00、TC4011各一片实现上述功能。

3.设计一数据选择电路，要求为三选一，用74LS00、TC4011和74LS10各一片来实现。

4.利用74LS86设计四输入变量的奇偶校验电路，若输入“1”的个数为偶，则输出为“0”，否则为“1”。（集成芯片的引脚图见图2-1、图2-2）

- 6 -

14Vcc1312111098&&&GND3456712

图2-1 74LS10的引脚图 图2-2 74LS86的引脚图

五、实验报告要求与讨论

1.根据题目要求，写出化简过程，画出设计逻辑电路图。 2.说明实验过程中出现故障的原因及排除方法。

3.思考题：有同学用完好的74LS12（OC门）代替74LS10组装实验电路，发现无输出，试分析原因，74LS12引脚排列与74LS10相同。

- 7 -

实验三 译码器、数据选择器和加法器

一、实验目的

1.掌握中规模集成电路74LS138、74LS151和74LS283的逻辑功能及其测试方法； 2.掌握用中规模集成电路设计组合逻辑电路的方法。

二、实验器材

1.数字电路学习机 2.集成芯片

74LS138 74LS151 74LS283 74LS00 3.导线若干

1台 1片 1片 2片 2片

3线-8线译码器 8选1数据选择器 4位二进制超前进位全加器 四2输入TTL与非门

三、预习要求

1.了解74LS138、74LS151和74LS283的工作原理、引脚图、逻辑功能及使用方法； 2.复习用中规模集成电路设计组合逻辑电路的方法； 3.根据实验内容的要求画出原理电路图。

表3-1 74LS138功能表

输 入 使 能 选 择 输 出 G1 G2A G2B A B C Y0Y1Y2Y3Y4Y5Y6Y7 X H X X X X H H H H H H H H X X H X X X H H H H H H H H L X X X X X H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L

四、实验内容及步骤

1.译码器、数据选择器、加法器的逻辑功能测试 （1）译码器功能测试。

- 8 -

本实验采用的中规模集成电路74LS138是一个3线-8线译码器。其功能表如表3-1所示，其引脚见图3-1，按表3-1逐项测试74LS138的逻辑功能。

（2）数据选择器功能测试。

本实验采用的中规模集成电路74LS151是一个八选一数据选择器，其引脚图见图3-2所示，功能表如表3-2所示，按表3-2逐项测试74LS151的逻辑功能。

表3-2 74LS151功能表

输 入 输 出 选 择 选通 A B C × × × 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S 1 0 0 0 0 0 0 0 0 Y W 0 1 D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7

图3-1 74LS138的引脚图

图3-2 74LS151的引脚图 图3-3 74LS283的引脚图 （3）加法器的逻辑功能测试。

本实验采用的74LS283是四位超前进位全加器，A4A3A2A1和B4B3B2B1为两个四位二进制加数输入端，C0为低位进位输入，∑4∑3∑2∑1为和数输出，C4为总进位输出。其引脚图见图3-3。按表3-3所给的数进行测试，将结果填入表中。

表3-3 74LS283加法器逻辑功能测试

输 入 C0/C0′ A4 A3 A2 A1 B4 B3 B2 B1 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 0 0 0 1 1 1 1 1 1 - 9 -

输 出 ∑4/∑4′∑3/∑3′∑2/∑2′∑1/∑1′ C4/C4′ 0/1

2.用译码器、数据选择器实现逻辑函数

（1）用74LS138实现下列函数，必要时可附加一片74LS00。

F（A，B，C）=∑m（1，2，3，4，5） （2）用74LS151实现下列函数。

F（A，B，C）=∑m(1，3，5，6，7) 3.设计BCD码加法器

用两片74LS283设计一BCD码加法器，必要时可附加2输入与非门。画出原理电路图，用实验验证，并记录实验结果。填入表3-4中，其中D13D12D11D10和D23D22D21D20为加法器的输入，D4为加法器的进位输出，D3D2D1D0为加法器的输出。

表3-4 BCD码加法器 D13D12D11D10 D23D22D21D20 D4D3D2D1D0 D13D12D11D10 D23D22D21D20 D4D3D2D1D0 000000 0 0 0 00011 0000111100 0011001100 0 1 0 1 0 1 0 1 0 1 000001 0 0 1 00011 0000111100 0011001100 0 1 0 1 0 1 0 1 0 1 五、实验报告要求与讨论 1.整理实验数据、图表并对实验结果进行分析讨论。 2.思考题：试设计一个四位二进制求补码的电路。

- 10 -

I02—11脚，D/A转换器的电流的输出端，其输出电流为I02，接运算放大器的同相端。

I01—12脚，D/A转换器的电流的输出端，其输出电流为I01，接运算放大器的反相端。

XFER—17脚，信号传送控制端，低电平有效。它与WR2一起用来选通DAC寄

存器，将输入寄存器的数据传送到DAC寄存器。

WR2—18脚，写输入端2，低电平有效。

ILE—19脚，输入寄存器信号允许端，高电平有效，它与CS、WR1一起共同用来选通寄存器。

VCC—20脚，电源端，+5V~+15V。 将DAC0832按图8-2所示接线。

图8-1 DAC0832功能框图及引脚

本实验中，为操作方便，将ILE固定接高电平，CS和XFER固定接低电平，WR1和WR2连接起来，这样，只需WR1和WR2端加上一个单次脉冲，即可一步完成数字量的输入锁存和D/A转换输出。由于DAC0832为电流输出，故后面加运放将电流输出转换为电压输出。

将输入数字量置为FFH，即全“1”状态，在WR1和WR2端输入单次负脉冲，调整Rf，使输出模拟电压VO=5V。然后按表8-1输入数字量，进行D/A转换实验，将结果填

- 26 -

入表中。

VDDDI0数字量输 入ILEDI7VREFRFIOUT1IOUT2RfLM324输入单次负 脉 冲WRWR12XFERCSDGNDAGND

图8-2 DAC0832组成的D/A转换电路

2.A/D转换

本实验采用的A/D转换芯片为ADC0809八位逐次渐近型A/D转换器，它能对八路模拟信号进行分时采集和转换，为28脚双列直插式封装结构。其结构框图如图8-3所示，芯片的主要部分是一个八位逐次渐近型A/D转换器，为了能实现八路模拟信号的分时采集，片内设置了八路模拟选通开关以及相应的通道地址锁存及译码电路，其模拟通道的地址译码如表8-2所示，转换后的数据送入三态输出数据锁存器。

表8-1 D/A转换 输 入 VO理论值（V） VO实测值（V） 相对误差 地址码CBA 00H 10H 32H 64H 80H 96H C8H FAH FFH 表8-2 ADC0809模拟通道地址码

000 001 010 011 100 101 110 111 选通模拟通道 IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 ADC0809的最大不可调误差为±1LSB，典型时钟频率为64KHZ，每个通道的转换时间约需要100?s，由于ADC0809内部没有时钟电路，故时钟fCLK必须由外部提供，电源电压由VCC和GND引入，参考电压VR=VREF+－VREF-，由外部参考电压源提供，ALE是通道地址锁存端，其下降沿将ADC0809的输入通道地址锁存。EOC是A/D转换结束的标志信号，当启动A/D转换时，EOC为低电平，转换结束后，EOC跳变为高电平。OE为数据输出允许控制端，当给OE端高电平时，控制三态数据输出锁存器向外部输出转换结果数据。

- 27 -

图8-3 ADC0809的逻辑框图

+5VVCCVREF（+）八路模拟量输　　　入IN0IN7A接　三　个开关量输入BCCLKf=500KHZD0D7接八个LEDSTARTALEEOCOEGNDVREF（-）加单个正脉冲

图8-4 A/D转换电路

- 28 -

将ADC0809按图8-4所示接线，在ADC0809地址码输入端输入正确的状态，选通ADC0809的IN1通道，并按表8-3输入模拟电压，在START和ALE端输入单次正脉冲,启动A/D转换，记录转换后的结果，写成十六进制数填入表中。

表8-3 A/D转换测试表格

VIN1（V） 转换理论值 转换实测值 相对误差 0.0 0.5 1.0 1.5 2.0 2.5 3.0 4.0 5.0 改变ADC0809的地址输入，选通IN6通道，重复IN1通道的实验内容。

五、实验报告要求及讨论

1.整理实验内容和各实验数据；

2.说明影响D/A和A/D转换器转换精度的主要因素有哪些？ 3.什么是量化误差？它是怎样产生的？ ?集成芯片介绍?

图8-5 ADC0809芯片外引线排列图 图8-6 DAC0832芯片外引线排列图

14131211VSSLM324VCC12345671098

图8-7 LM324的引脚图

- 29 -

? 综合设计实验

实验九 数字秒表

一、实验目的

1.初步了解和掌握数字系统的设计方法和思路； 2.掌握常用中规模集成电路的功能和应用。

二、实验内容

设计装配和调整一个数字式秒表电路。 数字秒表原理框图，如图9-1所示。

图9-1 数字秒表框图

图中100Hz脉冲源可采用晶振稳频，提高计时精度。晶振频率经分频得100Hz频率信号。

三、设计要求

1.计时范围00.00—99.99s；

2.分辨率0.01s，即最小显示0.01s；

3.控制方式与机械式秒表类似。要求用一个按钮开关控制三种状态，其转换顺序如下：

清零计时校停

四、实验报告

1.写出设计方案与设计过程，要求设计优化，电路器件少，功能多，成本低； 2.画出完整的逻辑图；

3.记录实验结果并加以讨论（尤其是实验过程中出现的问题和故障排除的分析）； 4.写出设计性实验报告。

五、实验器材

根据设计电路，自选器件。

- 30 -

实验十 交通信号灯实时控制

一、实验目的

掌握计数、比较、单稳触发器及时序电路的综合运用。

二、实验内容

试设计一个十字交叉路口(一条马路东西方向，一条马路南北方向)，交通信号灯逻辑控制电路。其总任务是使两个方向交通畅通。分任务是：

（1）东西方向绿灯接通，南北方向红灯接通；（50s） （2）东西方向黄灯接通，南北方向黄灯接通；(4s) （3）南北方向绿灯接通，东西方向红灯接通。(30s) 假定在距离交叉路口中心某段距离内（如50m），可以通过某种敏感元件和计数装置统计出两个方向路口的车辆数（分别给出）。并随时给出两个方向在这段距离内车辆数的比较结果。在条件相同的情况下，优先保证东西方向的先通行。

我国交通灯规则为绿灯通行，黄灯准备，红灯禁止通行。假定黄灯淮备时间为4s。 提示：

1.计数器应该做减法；

2.只统计在一个方向两个（左右）50m内尚存的车辆，己通过去的随时减去，刚进入该区的随时加进去。

三、实验要求

1.按照任务要求和实验室提供的器材选择设计方案，设计出逻辑图； 2.拟定实验方法和步骤；

3.根据所设计的逻辑图提出器材清单。

四、实验报告

1.写出设计方案与设计过程； 2.画出完整的逻辑图；

3.记录实验结果并加以讨论。

五、实验器材

根据设计电路，自选器件。

- 31 -

实验十一 数字式频率计

一、实验目的

掌握计数器、译码显示器、锁存器、时基电路及时序电路的综合运用。

二、实验内容

频率是指单位时间内信号振动的次数。从测量的角度看，即在标准时间内，测得的被测信号的脉冲数。其测量的频率的方框图如下图所示。

数字频率计的工作过程是：被测信号fx经脉冲形成电路整形，变成脉冲波形，其周期Tx与被测信号的周期相同。时基电路输出标准时间信号，设其高电平持续时间为1s，则计数器的计数时间就为1s，计数器计得的脉冲数N就是被测信号的频率。逻辑控制单元的作用有两个：其一，产生清零脉冲，使计数器每次从零开始计数；其二，产生锁存信号，使显示器上的数字稳定不变。

译码显示器逻辑控制锁存器计数器闸门电路时基电路脉冲形成电路fx图11-1 数字式频率计原理框图

三、设计要求

（1）被测信号为矩形脉冲信号，0~4V； （2）显示的频率范围为0000~9999Hz； （3）测量精度为?1Hz；

（4）用四位LED数码管显示频率数值。

四、实验报告

1.写出设计方案与设计过程，要求设计优化，电路器件少，功能多，成本低； 2.画出完整的逻辑图；

3.记录实验结果并加以讨论（尤其是实验过程中出现的问题和故障排除的分析）；

- 32 -

4.写出设计性实验报告。

五、实验器材

根据设计电路，自选器件。

- 33 -

- 34 -

课程设计部分- 35 -

第二部分

- 36 -

题目一 多功能数字钟

（设计举例）

一、设计任务

1.设计课题：多功能数字钟电路设计 给定的主要器件：

74LS00 4片 74LS90 2片 74LS03（OC） 2片 74LS92 2片 74LS04 2片 74LS93 2片 74LS20 2片 74LS191 2片 74LS48 4片 74LS74 2片 数码显示器BS202 4只 555 2片

数字钟的功能要求： ①基本功能

以数字形式显示时、分、秒的时间，为节省器件，其中秒的个位用发光二极管指示，小时的十位亦用发光二极管指示，灯亮为“1”，灯灭为“0”。小时计数器的计时要求为“12翻1”。要求手动快速校时、校分或慢校时、慢校分。

②扩展功能 定时控制，其时间自定；仿广播电台整点报时；触摸报整点时数或自动报整点时数。 2.设计步骤与要求

①拟定数字钟电路的组成框图，要求设计优化，电路功能多，器件少，成本低。 ②设计并安装各单元电路，要求布线整齐、美观，便于级联与调试。 ③测试数字钟系统的逻辑功能，使满足设计功能的要求。 ④画出数字钟系统的整机逻辑电路图。 ⑤写出课程设计实验报告。

二、分析及设计过程

本课题是数字电路中计数、分频、译码、显示及时钟振荡器等组合逻辑电路与时序逻辑电路的综合应用。通过学习，要求掌握多功能数字钟电路的设计方法、装调技术及数字钟的扩展应用。

1.数字钟的功能要求 （1）基本功能

①准确计时，以数字形式显示时、分、秒的时间； ②小时的计时要求为“12翻1”，分和秒的计时要求为60进位； ③校正时间。 （2）扩展功能 ①定时控制；

②仿广播电台整点报时； ③报整点时数； ④触摸报整点时数。

- 37 -

2.数字钟电路系统的组成框图

如图S1-1所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。

系统的工作原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，然后经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时可以用校时电路校时、校分、校秒。各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。

时显示器主体电路分显示器分译码器分计数器校时电路秒显示器秒译码器秒计数器定时控制仿电台报时报整点时数扩展电路时译码器时计数器触摸整点报时1S振 荡 器分 频 器图S1-1 多功能数字钟系统组成框图

3.主体电路的设计

主体电路是由功能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件或电路的设计。

（1）振荡器

振荡器是数字钟的核心，振荡器的稳定度和频率的精准度决定了数字钟计时的准确程度，所以通常选用石英晶体来构成振荡器电路。一般来说，振荡器的频率越高，计时的精度就越高，但耗电量将增大。如图S1-2所示电路为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好得到1Hz的标准脉冲。

如果精度要求不高也可以采用由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器。这里选用555构成的多谐振荡器，设振荡器频率fO=103Hz，电路参数如图S1-3所示，其中10KΩ电位器RP可微调振荡器的输出频率fO。

（2）分频器

分频器的功能主要有两个：一是产生标准秒脉冲信号；二是可提供功能扩展电路所需要的信号，如仿电台报时用的103Hz的高音频信号和500Hz的低音频信号等。选用中

- 38 -

规模集成电路计数器74LS90可以完成上述功能。如图S1-4所示，将3片74LS90进行级联，因每片为1/10分频器，3片级联正好获得1Hz的标准秒脉冲。由74LS90的功能表可得，当它接成BCD十进制计数器时，QA的输出是输入脉冲CP的2分频，所以第1片74LS90的QA输出脉冲的频率为500Hz。

图S1-2 晶体振荡器 图S1-3 555振荡器

图S1-4 振荡器与分频器电路

（3）时分秒计数器

分和秒计数器都是模M=60的计数器，采用中规模集成电路十进制计数器至少需要2片，因为10

时计数器是一个“12翻1”的特殊进制计数器，即当数字钟的计时器运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。由此可见，时计数器的个位有0~9十个状态，十位只有0和1两种状态，因此，十位位可以采用仅有两个状态的集成触发器，如双D触发器74LS74（只用其中一个D触发器）。时的个位虽然只有0~9十个状态，但其重复周期需要输入13个时钟脉冲，因而需要采用功能较灵活的4位2进制计数器，这里选用74LS191。再将74LS74与74LS191通过控制门和反馈控制线进行级联，组成“12翻1”的小时计数器。

（4）译码显示电路

译码显示电路的作用是将时分秒计数器输出的4位二进制代码翻译并显示出相应的

- 39 -

十进制数的状态，通常译码器与显示器是配套使用的，如果选择共阴发光二极管数码显示器BS201/202，则译码驱动器应选配74LS48。

（5）校时电路

当数字钟接通电源或者计时出现误差时，均需要校正时间，校时是数字钟应具备的基本功能。一般电子手表都具有时、分、秒等校时功能。为使电路简单，本课题只进行分和小时的校正。

对校时电路的要求是，在进行小时校正时不影响分和秒计数器的正常计数，同理，进行分校正时不影响秒计数器的正常计数。校正时间的方式有“快校时”和“慢校时”两种，其中“快校时”是，通过校时开关的控制，使校时脉冲进入校时电路，则计数器对校时脉冲计数，当计到需要校正的时间时，再使计数器转入正常计数。“慢校时”是用单脉冲发生器的输出作校时脉冲，通过校时开关的控制，每触发一次输出一个单脉冲，则计数器加1，当计到需要校正的时间时，再使计数器转入正常计数。由此可见，两种校时方式的电路应基本相同，不同的是校时脉冲的产生与控制方式有所区别。

至时个位计数器至分个位计数器&&&校时脉冲3.3KΩ+5V1S2& 分十位进位脉冲&1S1& 秒十位进位脉冲校分开关S2 S1 001

0 1 0 功能 计数 校分 校时 校时开关3.3KΩ图S1-5 校时电路 表S1-1 校时开关的功能

图S1-5所示电路为校“时”、校“分”电路。其中S1为校“分”用的控制开关，S2

为校“时”用的控制开关，它们的控制功能如表S1-1所示。其中校时脉冲如果直接采用如图S1-4所示的分频器的10Hz的输出脉冲，当S1或S2分别为“1”时可进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。

需要注意的是，图S1-5所示的校时电路是由与非门构成的组合逻辑电路，开关S1

或S2为“0”或“1”时，可能会产生抖动，必要时还应将其改为去抖动开关电路。

（6）主体电路的装调

①根据图S1-1所示的数字钟系统组成框图按照信号的流向分级安装，逐级进行级联，这里的每一级是指组成数字钟的各功能电路。

②根据数字电路安装与调试基本方法，测试主体电路的逻辑功能。级联时，如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑功能不正常时，可以通过增加逻辑门进行延时或反相。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端VCC加退耦滤波电容。

③画数字钟的主体逻辑电路图

经过联调并纠正方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计

- 40 -

本文来源：https://www.bwwdw.com/article/7ewx.html