计算机电路基础实验手册 - 图文

数字电路基础实验手册

目录

数字电路实验基本知识 ................................................................................................................... 1 实验一 EWB环境下一阶电路的设计与实现 ............................................................................... 5 实验二 基本逻辑门逻辑实验 ......................................................................................................... 8 实验三 组合逻辑电路的设计 ....................................................................................................... 10 实验四 四位并行加法器的设计与实现 ....................................................................................... 13 实验五 二位数值比较器的设计与实现 ....................................................................................... 15 实验六 译码器和数据选择器 ....................................................................................................... 17 实验七 编码器和数码管显示 ....................................................................................................... 47 实验八 触发器及其应用 ........................................................................................................... 49 实验九 波形产生和整形电路的应用 ....................................................................................... 47 实验十 采用EWB仿真软件设计和测试定时显示电路 ............................................................ 49

数字电路实验基本知识

一、 EWB软件介绍.

电子工作平台Electronics Workbench (EWB)(现称为MultiSim) 软件是加拿Interactive Image Technologies公司于八十年代末、九十年代初推出的电子电路仿真的虚拟电子工作台软件,其工作界面如下：

1).EWB的特点：

（1）采用直观的图形界面创建电路：在计算机屏幕上模仿真实实验室的工作台，绘制电路图需要的元器件、电路仿真需要的测试仪器均可直接从屏幕上选取；

（2）软件仪器的控制面板外形和操作方式都与实物相似，可以实时显示测量结果。 （3）EWB软件带有丰富的电路元件库，提供多种电路分析方法。

（4）作为设计工具，它可以同其它流行的电路分析、设计和制板软件交换数据。

（5）EWB还是一个优秀的电子技术训练工具，利用它提供的虚拟仪器可以用比实验室中更灵活的方式进行电路实验，仿真电路的实际运行情况，熟悉常用电子仪器测量方法。

与其他电路仿真软件(Protel99)相比，具有界面直观、操作方便等优点。他改变了一般电路仿真软件输入电路必须采用文本方式的不便，创建电路选用元器件和测试仪器等均可直接从屏幕上器件库和仪器库中直接选取。电子电路的分析、设计与仿真工作蕴含于轻点鼠标之间，不仅为电子电路设计者带来了无尽的乐趣，而且大大提高了电子设计工作的质量和效率。

2).EWB的优点：

1、各元器件选择范围广，参数修改方便，不会象实际操作那样多次地把元件焊下而损坏器件和印刷电路板。使电路调试变得快捷方便。对《模拟电子技术基础》课程中的绝大部分电路都能应用，不仅能用于对单个电路特性和原理进行验证，也能就用于多级的组合电路。

2、元件库不但提供了各种丰富的分立元件和集成电路等元器件,是一个全开放性的仿真实验和课件制作平台,给我们提供了一个实验器具完备的综合性电子技术实验室。可以在任意组合的实验环境中，搭建实验。通过元件复制或单级电路的复制来完成整个电路的组装。因此也适用于较大型的设计性实验。

3、EWB（电子学工作平台）为我们提供了一个很好的实用工具，使我们能够在教学过程中随时提供实验、演示和电路分析。教师可以在多媒体教室中深入浅出地分析各种电路的特性，讲解各种参数改变对电路的影响。学生可结合学习内容，进行接近于实际电路的调试分析，有利于对

1

加深对理论理解。特别是一些大中专院校和广播电视大学，通过这样的计算机模拟仿真实验，把电子技术的理论教学和实验教学有机地结合了起来。

二、数字集成电路封装

中、小规模数字 lC 中最常用的是 TTL 电路和 CMOS 电路。TTL 器件型号以 74 （或 54 ）作前缀，称为 74 / 54 系列，如 74LS 10、74F181、54586 等。中、小规模 CMOS 数字集成电路主要是 4XXＸ／ 45XX ( X 代表 0 一 9 的数字）系列，高速CMOS 电路 HC ( 74HC 系列），与 TTL 兼容的高速CMOS 电路 HCT ( 74HCT 系列）。TTL 电路与 CMOS 电路各有优缺点， TTL 速度高， CMOS 电路功耗小、电源范围大、抗扰能力强。由于 TTL 在世界范围内应用极广，在数字电路教学实验中，我们主要使用 TTL74 系列电路作为实验用器件，采用单一＋5V 作为供电电源。

数字 IC 器件有多种封装形式。为了教学实验方便，实验中所用的 74 系列器件封装选用双列直插式。图 l 是双列直插封装的正面示意图。双列直插封装有以下特点：

图1 双列直插式封装图 图2 PLCC封装图

1、从正面（上面）看，器件一端有一个半圆的缺口，这是正方向的标志。缺口左边的引脚号为 l , 引脚号按逆时针方向增加。图1中的数字表示引脚号。双列直插封装 IC 引脚数有 14、16 、20、24、28 等若干种。

2 、 双列直插器件有两列引脚。引脚之间的间距是 2. 54 毫米。两列引脚之间的距离有宽（ 15 .24 毫米）、窄（ 7. 62 毫米）两种。两列引脚之间的距离能够少做改变，引脚间距不能改变。将器件插入实验台上的插座中去或者从插座中拔出时要小心，不要将器件引脚弄弯或折断。

3、 74 系列器件一般左下角的最后一个引脚是 GND ，右上角的引脚是 Vcc 。例如， 14 引脚器件引脚 7 是 GND ，引脚 14 是 Vcc ； 20 引脚器件引脚 10 是 CND ，引脚 20 是 Vcc 。但也有一些例外，例如 16 引脚的双 JK 触发器 74LS76 ，引脚 13 （不是引脚 8 ）是 GND ，引脚 5 （不是引脚 16 ）是 Vcc 。所以使用集成电路器件时要先看清它的引脚图，找对电源和地，避免因接线错误造成器件损坏。

数字电路综合实验中，使用的复杂可编程逻辑器件 MACH 4——64/32 （或者 ISP1O16 ）是 44 引脚的 PLCC ( Plastic Leaded chip Carrier ）封装，图 2 是封装正面图。器件上的小圆圈指示引脚 1 , 引脚号按逆时针方向增加，引脚 2 在引脚 1 的左边，引脚 44 在引脚 1 的右边。 MACH 4——64/32电源引脚号、地引脚号与ISP1O16 不同，千万不要插错 PLCC 插座。插 PLCC 器件时，器件的左上角（缺角）要对准插座的左上角。拔 PLCC 器件应使用专门的起拔器。

2

TDS 实验台上的接线采用自锁紧插头、插孔（插座）。使用自锁紧插头、插孔接线时，首先把插头插进插孔中，然后将插头按顺时针方向轻轻一拧则锁紧。拔出插头时，首先按逆时针方向轻轻拧一下插头，使插头和插孔之间松开，然后将插头从插孔中拔出。不要使劲拔插头，以免损坏插头和连线 。

必须注意，不能带电插、拔器件。插、拔器件只能在关断＋ 5V 电源的情况下进行。

三、数字电路测试及故障查找、排除

设计好一个数字电路后，要对其进行测试，以验证设计是否正确。测试过程中，发现问题要分析原因，找出故障所在，并解决它。数字电路实脸也遵循这些原则。

1 、数字电路测试

数字电路测试大体上分为静态测试和动态测试两部分。静态测试指的是，给定数字电路若干组静态输入值，测试数字电路的输出值是否正确。数字电路设计好后，在实验台上连接成一个完整的线路。把线路的输入接电平开关输出，线路的输出接电平指示灯，按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。静态测试是检查设计是否正确，接线是否无误的重要一步。

在静态测试基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试。有些数字电路只需进行静态测试即可，有些数字电路则必须进行动态测试。一般地说，时序电路应进行动态测试。

2、数字电路的故障查找和排除

在数字电路实验中，出现问题是难免的。重要的是分析问题，找出出现问题的原因，从而解决它。一般地说，有四个方面的原因产生问题（故障）：器件故障、接线错误、设计错误和测试方法不正确。在查找故障过程中，首先要熟悉经常发生的典型故障。

( 1 ）器件故障

器件故障是器件失效或器件接插问题引起的故障，表现为器件工作不正常。不言而喻，器件失效肯定会引起工作不正常，这需要更换一个好器件。器件接插问题，如管脚折断或者器件的某个（或某些）引脚没插到插座中等，也会使器件工作不正常。对于器件接插错误有时不易发现，需仔细检查。 判断器件失效的方法是用集成电路测试仪测试器件。 需要指出的是，一般的集成电路测试仪只能检测器件的某些静态特性。对负载能力等静态特性和上升沿、下降沿、延迟时间等动态特性，一般的集成电路测试仪不能测试。测试器件的这些参数，须使用专门的集成电路测试仪。

( 2 ）接线错误

接线错误是最常见的错误。据有人统计，在教学实验中，大约百分之七十以上的故障是由接线错误引起的。常见的接线错误包括忘记接器件的电源和地；连线与插孔接触不良；连线经多次－使用后，有可能外面塑料包皮完好，但内部线断；连线多接、漏接、错接；连线过长、过乱造成干扰。接线错误造成的现象多种多样，例如器件的某个功能块不工作或工作不正常，器件不工作或发热，电路中一部分工作状态不稳定等。解决方法大致包括：熟悉所用器件的功能及其引脚号，知道器件每个引脚的功能；器件的电源和地一定要接对、接好：检查连线和插孔接触是否良好；检查连线有无错接、多接、漏接；检查连线中有无断线。最重要的是接线前要画出接线图，按图接线，不要凭记忆随想随接；接线要规范、整齐，尽量走直线、短线，以免引起干扰。

3

( 3 ）设计错误

设计错误自然会造成与预想的结果不一致。原因是对实验要求没有吃透，或者是对所用器件的原理没有掌握，因此实验前一定要理解实验要求，掌握实验线路原理，精心设计。初始设计完成后一般应对设计进行优化。最后画好逻辑图及接线图。

( 4 )测试方法不正确

如果不发生前面所述三种错误，实验一般会成功。但有时测试方法不正确也会引起观测错误。例和，一个稳定的波形，如果用示波器观测，而示波器没有同步，则造成波形不稳的假象。因此要学会正确使用所用仪器、仪表。在数字电路实验中，尤其要学会正确使用示波器。在对数字电路测试过程中，由于测试仪器、仪表加到被侧电路上后，对被测电路相当于一个负载，因此侧试过程中也有可能引起电路本身工作状态的改变，这点应引起足够注意。不过，在数字电路实验中，这种现象很少发生。

当实验中发现结果与预期不一致时，千万不要慌乱。应仔细观测现象，冷静思考问题所在。首先检查仪器、仪表的使用是否正确。在正确便用仪器、仪表的前提下，按逻辑图和接线图逐级查找问题出现在何处。通常从发现问题的地方，一级一级向前测试，直到找出故障的初始发生位置。在故障的初始位置处，首先检查连线是否正确。前面已说过，实验故障绝大部分是由接线错引起的，因此检查一定要认真、仔细。确认接线无误后，检查器件引脚是否全部正确插进插座。有无引脚折断、弯曲、错插问题。确认无上述问题后，取下器件侧试，以检查器件好坏，或者直接换一个好器件。如果器件和接线都正确，则需考虑设计问题。

4

实验一 EWB环境下一阶电路的设计与实现

一、实验目的

1. 了解EWB软件的特点及强大功能 2. 学习使用EWB软件的各种工具。 3. 了解EWB软件的强大的电路设计功能

二、实验属性

验证性

三、实验环境

软件实验室，配有EWB软件

四、实验要求

用EWB软件设计一个简单的一阶电路，并用示波器观察生成的信号波形。

五、实验原理

仅包含一个储能元件的电路，描述这个电路性状是一个一阶微分方程，这样的电路是一个一阶电路。常用的动态元件有：电容，电感等。

动态电路的一个特征就是电路的结构或原件的参数发生改变时，例如电路中电源或无源元件的断开或接入，信号的突然注入等等，可能使电路改变原来的工作状态，而转变到另一个工作状态，这种转变需要经理一个过程，在工程上称为过渡过程。

电容元件：由两块金属极板间隔以不同的介质所组成。加上电源后，极板上分别聚积起等量的异种电荷，在介质中建立电场，并存储有电场能量。电源去掉以后，电荷可以继续聚集在极板上，，电场继续存在。电容是一个可以存储电场能量的实际器件。 任何时刻正极板上的电荷q与两端的电压U有以下关系：

q＝CU

线性电容元件的电流与该时刻电压的变化率成正比。 I＝dq/dt I=C*dU/dt

电感元件：是一种储能元件，用导线制成空心或具有铁心的线圈构成一个电感元件。。当有通过线圈电流变化，磁通链发生变化，线圈两端将感应出电压。

U＝LdI/dt

一阶电路只包含一个电容或电感。

六、实验步骤

1） 进入EWB虚拟实验室，阅读软件介绍中的EWB软件的介绍。

2） 进入EWB软件实验室的操作演示，观看电路设计选项中一阶电路设计的设计演示。

该操作演示以一个实力的方式演示了一个数字一个一阶电路的设计过程及如何采用各种工具进行电路指标的测试。图1为虚拟实验一阶电路设计操作演示的界面;

5

图1

3） 进入虚拟实验室的实战操作，这个工具将手把手地教给大家如何一步一步的设计一

个电路。进入虚拟实验室的实战操作界面，选择电容放电和充电选项。图2为虚拟实验电容充电和放电实战操作的界面：

图2

我们可以在黄箭头的指引下，完成电容充放电电路的设计。 4） 完成上两步的操作后，我们学会了如何使用EWB软件设计一个电路的基本步骤和方

法。这一步，我们进入EWB软件的设计界面，图3为EWB软件设计界面

6

图3

在这个界面中，我们根据我们对一阶电路的认识及在虚拟实验室中的学习，设计一个简单的一阶电路，各种参数根据自己的需要修改，并使用软件示波器观察生成的波形。 记录生成的波形。观察电容两端，电感两端是否有充放电过程。记录相关的试验结果。 图4为一个一阶电路的输出波形图：

图4

七、实验报告

1、画出实验线路，整理实验数据。

7

实验二 基本逻辑门逻辑实验

一、实验目的

l、掌握 TTL 与非门、或非门和异或门输入与输出之间的逻辑关系。 2、熟悉 TTL 中、小规模集成电路的外型、管脚和使用方法。

二、实验属性

验证

三、实验所用器件和仪表

1 、二输入四与非门 74LS00 1片 2 、二输入四或非门 74LS28 1片 3 、二输入四异或门 74LS86 1片

四、实验内容

1、测试二输入四与非门 74LSOO 一个与非门的输入和输出之间的逻辑关系。 2、测试二输入四或非门 74LS28 一个或非门的输入和输出之间的逻辑关系。 3、测试二输入四异或门 74LS86 一个异或门的输入和输出之间的逻辑关系。 4、用与非门实现与门、非门、或门、或非门、异或门的逻辑关系。

五、实验提示

1、将被测器件插入实验台上的 14 芯插座中。

2、将器件的引脚 7 与实验台的“地（ GND ) ”连接，将器件的引脚 14 与实验台的+5V 连接。

3、用实验台的电平开关输出作为被测器件的输入。拨动开关，则改变器件的输入电平。 4、将被测器件的输出引脚与实验台上的电平指示灯连接。指示灯亮表示输出电平为1 ，指示灯灭表示输出电平为0。

六、实验接线图及实验结果

74LS00 中包含 4 个二与非门， 74LS28 中包含 4 个二或非门， 74LS86 中包含 4 个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。测试其他逻辑门时的接线图与之类似。测试时各器件的引脚 7 接地，引脚 14 接＋5V 。图中的 Kl、K2 是电平开关输出，LED O 是电平指示灯。

1、测试 74LS00 逻辑关系接线图及测试结果

图 1.1 测试 74LS00 逻辑关系接线图 表 1.1 74LS00 真值表

8

2、测试 74LS28 逻辑关系接线图及测试结果

图 1.2 测试 74LS28 逻辑关系接线图 表 1.2 74LS28 真值表

3、测试74LS86 逻辑关系接线图及测试结果

图 1.3 测试 74LS86 逻辑关系接线图 表 1.2 74LS86 真值表

4、用与非门实现与门、非门、或门、或非门、异或门的逻辑关系。 1 先化简逻辑表达式 方法：○

2 根据逻辑表达式画出逻辑电路图，并根据器件引脚图标出各引脚序号，以保证接 ○

线一次正确。

3 在实验箱上搭接线路，经检查正确无误后，开启电源开关，按照或门的逻辑真值 ○

表验证。

七、实验报告

画出逻辑门，整理实验数据。

9

实验三 组合逻辑电路的设计

一、实验目的：

1．了解EWB软件中与门，或门和非门的符号。 2．学习与门，或门和非门的电路连接方式。

二、实验属性：

设计

三、实验环境：

软件实验室，配有EWB软件

四、实验要求：

用EWB软件设计一个简单的门电路,进行逻辑关系测试。

五、实验原理：

非门：当输入为1时，输出为0，只能有一个一个输入，一个输出。

与门：只有当所有的输入为1，输出为1，否则，输出为0，可以有多个输入。 或门：只有当所有的输入为0，输出为0，否则，输出为1，可以有多个输入。

六、实验步骤：

1） 进入虚拟实验室的实战操作界面，选择数据电路逻辑关系测试：

图2

我们可以在黄箭头的指引下，完成数据电路逻辑关系测试的设计。 2） 完成上一步的操作后，我们学会了如何使用EWB软件设计一个电路的基本步骤和方

法。这一步，我们进入EWB软件的设计界面，图3为EWB软件设计界面

10

图3

在这个界面中，我们根据我们对门电路的认识及在虚拟实验室中的学习，自己动手设计一个简单的与门，非门和或门组合起来设计的简单组合电路。例如图3

同学们可以选择任意多各输入，这些输入通过不同的门以后送到一路输出。

3） 不但改变各路送入信号的高低电平，观察输出信号电平有什么变化，以表格的形式

记录当各个输入送入不同高低电平后，组合电路的输出有什么变化。

例如

A 0 1 0 0

B 0 0 1 0

C 0 0 0 1

D 0 0 0 0

输出 1 1 1 0

11

0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 0 1 0 1 1 0 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1

1

0

1

1

4)写出布尔表达式,根据情况用卡诺图或布尔代数进行化简. 5)写出真值表 七、实验报告

1、画出实验线路，整理实验数据。

12

实验四 四位并行加法器的设计与实现

一 实验目的：

1.熟练使用EWB软件中与门，或门和非门的符号。

2.掌握中规模集成加法器的逻辑组成以及其功能和使用方法 二 实验属性：

设计

三 实验环境：

软件实验室，配有EWB软件

四 实验要求：

用EWB软件设计四位并行加法器。

五 实验原理：

全加器不仅有被加数A和加数B，还有低位来的进位CI作为输入；三个输入相加产生全加器两个输出，和S及向高位进位CO。根据全加器功能得真值表，如表4-1所示。 表4-1 全加器真值表

A B CI S CO

CO S B CI B CI 0 0 0 0 0 00 01 11 10 A A 00 01 11 10 0 0 1 1 0

0 0 1 0 1 0 0 0 1 0 0 1 0 1 0

0 1 1 0 1 1 1 0 1 0 1 0 1 1 1 1 0 0 1 0

1 0 1 0 1

1 1 0 0 1 1 1 1 1 1 图4-1 全加器输出函数卡诺图

再由全加器输出函数卡诺图，图4-1，得：

S?ABCI?ABCI?ABCI?ABCI ?A?B?CI

CO?AB?ABCI?AB??A?B?CI?AB 。

由此可见，和函数S是三个输入变量的异或。一般情况下，函数卡诺图中为1方格数等于1/2总方格数，且每个为1方格都是孤立的，则该函数为异或函数。为了利用和函数的共同项，进位函数CO按图3-26所示化简，而不是按最简与或式化简，得逻辑图，如图4-2。

A =1

B

=1 S

CI Σ & ≥1 CO CI CO

(a) (b) 图4-2 全加器（a）逻辑图（b）逻辑符号

13

??用全加器可以实现多位二进制加法运算，实现四位二进制加法运算的逻辑图如图4-3所示。图中低位进位输出作为高位进位输入，依此类推，种进位方式称为异步进位。

S3 S2 S1 S0

CO

CO S CO S CO S CO S Σ Σ Σ Σ A B CI A B CI A B CI A B CI

A3 B3 A2 B2 A1 B1 A0 B0

图4-3 采用异步进位的四位二进加法器逻辑图

异步进位方式中，进位信号是后级向前级一级一级传输的，由于门电路具有平均传输延迟时间tpd，经过n级传输，输出信号要经过n×tpd时间才能稳定，即总平均传输延迟时间等于n×tpd。所以，异步进位方式仅适用于位数不多，工作速度要求不高的场合。

六 实验步骤：

1. 进入EWB环境下,选择四个全加器.

2.按照如图4-3所示进行四位二进制加法器的设计. 3.打开电源,进行测试,验证电路的正确与否. A3A2A1A0 1100 0011 1111 0101

B3B2B1B0 1011 1010 0000 1011 实验结果 七、实验报告

1、画出实验线路，整理实验数据。

14

实验五 二位数值比较器的设计与实现

一、实验目的：

1. 熟练使用EWB软件中与门，或门和非门的符号。

2.掌握中规模集成比较器的逻辑组成及其功能和使用方法 二、实验属性：

设计

三、实验环境：

软件实验室，配有EWB软件

四、实验要求：

用EWB软件设计二位数值比较器。

五、实验原理：

数值比较器是一种比较两个输入数值大小的组合逻辑器件，比较有三种结果，大于，小于和等于，分别用三个输出指示比较结果。

一位数值比较器作为组合逻辑电路一般设计的例题在典型例题中给予介绍。为了便于和一位数值比较器设计相比较，这里重新列出其真值表（表5-1）和逻辑表达式。从一位数值比较器表达式知道大于和小于输出函数都是一个最小项，等于输出函数则是异或非（也称同或）逻辑函数。

FA＞B ?AB；

FA=B ?AB?AB?A?B ； FA＜B ?AB 。

A 表 5-1 一位数值比较器真值表 & 1 B A B FA＞B FA=B FA＜B

≥1 FA＞B

FA=B 0 0 0 1 0 1 & 0 1 0 0 1 FA＜B

1 0 1 0 0 1 1 0 1 0

图5-1 一位数值比较器逻辑 二位数值比较器输入有两个二位二进制数A = A1A0和B = B1B0。当高位A1大于B1，则A大于B，FA＞B为1；当高位A1小于B1，则A小于B，FA＜B为1；当高位A1等于B1，则要对低位进行比较，A0大于B0，则A大于B，FA＞B为1；A0小于B0，则A小于B，FA＜B为

1；A0等于B0，则A等于B，FA=B为1。二位数值比较器的简化真值表如表5-2所示。 表5-2 二位数值比较器简化真值表

A1 B1 A0 B0 FA＞B FA=B FA＜B

A>B X X 1 0 0

A1

0 1 11 A1=B1 A0>B0 1 0 0

A1=B1 A0

A1=B1 A0=B0 0 1 0

由以上分析，以一位数值比较器输出函数作为变量，可得二位数值比较器输出函数表达式如下：

15

FA＞B =（A1＞B1）+（A1=B1）（A0＞B0） = FA1＞B1 + FA1=B1 FA0＞B0 FA＜B =（A1＜B1）+（A1=B1）（A0＜B0） = FA1＜B1 + FA1=B1 F A0＜B0 FA=B = （A1=B1）（A0=B0） = FA1=B1 FA0=B0 。

根据此表达式，可得出二位数值比较器的逻辑图。

FA1＞B1 B1 1位数值 ≥1 FA＞B FA1=B1 & A1 比较器 FA1＜B1 ≥1 FA＜B FA0＞B0 B0 1位数值 FA0=B0 & A0 比较器 F A0＜B0 & FA=B

图5-3 二位数值比较器逻辑图 类似于以上的分析，可以得出四位数值比较器的大于，等于和小于输出函数表达式 FA＞B=FA3＞B3 + F A3=B3 F A2＞B2 + F A3=B3 F A2=B2 F A1＞B1 + F A3=B3 F A2=B2 F A1=B1 F A0＞B0 FA=B= F A3=B3 F A2=B2 F A1=B1 F A0=B0

FA＜B=FA3＜B3 + F A3=B3 F A2＜B2 + F A3=B3 F A2=B2 F A1＜B1 + F A3=B3 F A2=B2 F A1=B1 F A0＜B0 其中：

FAI＞BI ?AIBI F AI =BI ?AI?BI FAI＜BI ?AIBI。

六、实验步骤：

1. 进入EWB环境下,选择合适的门.

2.按照如图5-3所示进行二位数值比较器的设计. 3.打开电源,进行测试,验证电路的正确与否. A1 A0 11 00 11 01

Ｂ１ Ｂ０ 10 10 00 11 实验结果 七、实验报告

1、画出实验线路，整理实验数据。

16

实验六 译码器和数据选择器

一、实验目的

1、掌握中规模集成译码器的逻辑功能和使用方法

2、掌握中规模集成数据选择器的逻辑功能及使用方法 二、实验属性 设计性

三、实验原理

1、译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。

以3线－8线译码器74LS138为例进行分析，图6－1(a)、(b)分别为其

逻辑图及引脚排列。其中 A2 、A1 、A0 为地址输入端，Y0～Y7为译码输出端，S1、S2、

S3为使能端。表6－1为74LS138功能表

当S1＝1，S2＋S3＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S1＝0，S2＋S3 ＝X时，或 S1＝X，S2＋S3＝1时，译码器被禁止，所有输出同时为1。

(a) (b)

图6－1 3－8线译码器74LS138逻辑图及引脚排列

17

表6－1

输 入 S1 S2+S3 A2 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 × 0 0 0 0 1 1 1 1 × A1 0 0 1 1 0 0 1 1 × A0 0 1 0 1 0 1 0 1 × 输 出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 × × × × 1 1 1 1 1 1 1 1 二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输

入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图6－2所示。若在S1输入端输入数据信息，S2＝S3＝0，地址码所对应的输出是S1数据信息的反码；若从S2端输入数据信息，令S1＝1、S3＝0，地址码所对应的输出就是S2端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。

二进制译码器还能方便地实现逻辑函数，如图6－3所示，实现的逻辑函数是 Z＝

ABC?ABC?ABC＋ABC

18

图6－2 作数据分配器 图6－3 实现逻辑函数

利用使能端能方便地将两个 3/8译码器组合成一个4/16译码器，如图6－4所示。

图6－4 用两片74LS138组合成4/16译码器

2、 数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。

以双四选一数据选择器 74LS153为例进行分析。所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图7－3，功能如表7－2。

表7－2 输 入 输 出 Q 0 D0 D1 D2 D3 A1 × 0 0 1 1 A0 × 0 1 0 1 S 1 0 0 0 0 图7－3 74LS153引脚功能

1S、2S为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分

别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。 1）当使能端1S（2S）＝1时，多路开关被禁止，无输出，Q＝0。

2）当使能端1S（2S）＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0～D3送到输出端Q。

如：A1A0＝00 则选择DO数据到输出端，即Q＝D0。

A1A0＝01 则选择D1数据到输出端，即Q＝D1，其余类推。

数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑

19

（V） VR2（V） 充电时间充电时间率f(HZ) 空比q T1（ms） T2(ms) 理论值 测量值 R1改成51KΩ 的 测量值 思考并回答问题： 电路中哪两点的波形反映的是VR1和VR2？简述理由。 电路中哪两点的波形反映的是T1和T2？简述理由： 2的测量值与理论值是否相符？简述理由。

（3）将R1恢复成1KΩ电阻，再用一个10KΩ电阻从控制电压输入端（5）连至接地，根据555电路原理讨论输出波形的频率和占空比将发生什么变化？

频率将 、占空比将 。 简述理由：

对该电路进行仿真运行，并使用相应的测试仪器，测试结果：

该电路输出波形的频率f＝ 。该电路输出波形的占空比q＝ 。 2．555电路构成电压－频率转换电路的分析。

实验

图9-2 555电路构成V－F转换电路

（1）按图9-2所示构筑电路，并运行该电路。

该电路的输出波形是： ，输出波形的幅度受 控制；

输出波形的频率受 控制，其变化范围是：

该电路的输入信号是： 其变化范围是： （2）将符合要求的电路存盘（包括测试电路部分）。

48

实验十 采用EWB仿真软件设计和测试定时显示电路

一、实验目的

1、掌握EWB软件的使用方法，掌握数字电路仿真的操作技术；

2、掌握多谐振荡器、计数器、译码器、显示器功能及综合设计和测试方法。

二、实验原理

了解555、74160、7447、七段数码管的逻辑功能和引脚图；预习计数器和多谐振荡器的电路图。

三、实验内容

l、介绍EWB软件的基本使用方法和仿真测试方法； 2、测试定时显示电路

四、实验步骤

1、启动EWB软件，建立电路文件；

2、选择555、74160、7447、不带译码器的七段数码管、电阻、电容等设计一个定时显示电路，要求以一定的频率(自定)循环显示0—9十个数字，并观测显示结果。

设计思路：可将电路分成三个部分（多谐振荡器、计数器、数码管译码和显示部分），先实现逐个部分的功能，再连成整体的电路，完成题目的要求。

（1）参考实验六中图2-7-1，选择合适的定时电阻、电容值，使555组成的多谐振荡器的脉冲频率为1HZ，并用EWB中的仪器测量其周期或频率，记录555电路的定时电阻、电容值。 （2）多谐振荡器产生的脉冲作为计数器CP脉冲，自行设计实现计数器的循环计数。 可用逻辑分析仪分析输出的正确性。（可参考实验五）

（3）按F1键了解7447、七段数码管的使用性能和引脚对应关系，将其正确连接，可用字信号发生器产生输入信号，经过译码后使七段数码管显示0——9十个数字。

3、将符合要求的电路存盘。

五、实验报告要求

1、若各器件的具体功能不熟悉，在EWB软件中用何方法解决?

2、本次实验中74160组成了多少进制计数器?

配合7447，数码管是共阴还是共阳的?

写出设计步骤，画出完整的电路图，记录测试结果。

49

函数等。

四、实验设备与器件

1、数字实验箱 2、双踪示波器

3、连续脉冲源 4、 74LS138×2 74LS153

五、实验内容

1、74LS138译码器逻辑功能测试

将译码器使能端S1、S2、S3及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个输出端Y7???Y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表6－1逐项测试74LS138的逻辑功能。 2、用74LS138构成时序脉冲分配器

参照图6－2和实验原理说明，时钟脉冲CP频率约为10KHz，要求分配器输出端Y0???Y7的信号与CP输入信号同相。

画出分配器的实验电路，用示波器观察和记录在地址端A2、A1、A0分别取000～111 8种不同状态时Y0???Y7端的输出波形，注意输出波形与CP输入波形之间的相位关系。 用两片74LS138组合成一个4线—16线译码器，并进行实验。 4、测试74LS153的逻辑功能

将数据选择器的地址端A1、A0、数据端D0～D3、使能端S接逻辑开关，输出端Q接逻辑电平显示器，按74LS153功能表逐项进行测试，记录测试结果。

六、实验报告

画出实验线路，整理实验数据。

20

实验七 编码器和数码管显示

一、实验目的

1、掌握中规模集成编码码器的逻辑功能和使用方法 2、掌握中规模集成数码管的逻辑功能及使用方法 二、实验属性 设计性

三、实验设备与器件

软件实验室，配有EWB软件

8-line-3-line 编码器74148 2片 BCD/七段数码管译码器7447 1片 七线数码管 1片 逻辑分析仪 1台 字符产生器 1台 四、实验要求

1、用EWB软件设计两片8-line-3-line 编码器设计一个16-line-4-line 编码器 2、用EWB软件设计BCD/七段数码管显示的电路设计。

五、实验原理

1 编码器的工作原理

编码器的逻辑功能是将输入的每一个信号编成一个对应的二进制代码。优先编码的特点是允许编码器同时输入两个以上编码信号，但其只对优先级别最高的信号进行编码。各信号的优先级别在设计编码器时已被确定。

8线-3线优先权编码器74148有8个信号输入端0、1、2、3、4、5、6、7，输入端为低电平表示有编码信号输入，输入端为高电平表示没有编码信号输入。有三个代码输出端A2、A1、A0，输出三位二进制代码。编码器还有一个选通输入端E1，只有当其为低电平时，编码器才能正常工作。两个扩展输出端GS、E0，用与扩展编码功能。GS为0表示编码器处于工作状态，且至少有一个信号输入，E0为0表示编码器处于工作状态，且没有信号输入。

8线-3线优先编码器74148的逻辑功能。 2 译码器电路基本原理 2.1.电路基本原理

译码器的逻辑功能是将输入的二进制代码译成对应输出高、低电平信号。3线-8线译码器74138除了三个代码输入端和八个信号输出端外，还有三个控制端G1，G2A`，G2B`，只有当G1=1、G2A`=G2B`=0时，译码器才处于工作状态，否则译码器被禁止，所有输出端被封锁为高电平。

在BCD七段显示译码器7447中，D、C、B、A表示输入的BCD代码，OA-OG表示输出的7位二进制代码。7位二进制代码作为信号，会使七段显示器显示相应的十进制数字。

灯测试 LT： 低有效，各字段显示，检查字段好坏；灭灯输入BI： 低有效，功能与LT相反，BI=0 各字段熄灭；灭零输入RBI：低有效，输入=0时不显示,用于灭无效零，可与前级灭零输出配合使用；灭零输出RBO：低有效，本位是零且灭掉后，RBO=0，可与后级RBI配合，灭后级无效零,与BI共用一引脚。

六、实验内容

建立BCD七段显示译码器7447实验电路。

调用字符发生器(Word Generator)输入四位二进制代码，在字符发生器控制面板中，单击Pattern键，在Pattern对话框中，选择按递增编码Up counter输出。BCD七段显示译码器7447输出端七段显示器和逻辑探针用于观察。

打开仿真器开关后，不断单击字符发生器面板上的单步输出Step按钮，观察七段显示译码器的输出变化，观察七段显示的十进制数字和伪码输入时对应的输出。记录下输入BCD码对应的七位输出代码。

47

七 实验报告

画出实验线路，整理实验数据。

48

实验八 触发器及其应用

一、实验目的

1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法 二、实验属性 设计性

三、实验设备与器件

1、＋5V直流电源 2、双踪示波器 3、连续脉冲源 4、单次脉冲源 5、逻辑电平开关 6、逻辑电平显示器 7、74LS112 74LS00 74LS74

四、实验原理

触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。

1、基本RS触发器

图7－1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。表7－1为基本RS触发器的功能表。

表7－1

输 入 S 输 出 Qn＋1 1 0 Qn φ R 1 0 1 0 Qn+1 0 1 0 1 1 0 2、JK触发器

Qn φ 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图8－2所示。 JK触发器的状态方程为

Qn+1 ＝JQn＋KQn

J和K是数据输入端， Q与Q 为两个互补输出端。

49

图8－2 74LS112双JK触发器引脚排列及逻辑符号

下降沿触发JK触发器的功能如表8－2

表8－2

输 入 输 出 CP × × × ↓ ↓ ↓ ↓ ↑ J × × × 0 1 0 1 × K × × × 0 0 1 1 × Qn+1 1 0 φ Qn 1 0 SD 0 1 0 1 1 1 1 1 RD 1 0 0 1 1 1 1 1 Qn+1 0 1 φ Qn 0 1 Qn Qn Qn Qn 注：×— 任意态 ↓— 高到低电平跳变 ↑— 低到高电平跳变

Qn（Qn ）— 现态 Qn+1（Qn+1 ）— 次态 φ— 不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器

在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为

Qn+1＝Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态。

图7－3 为双D 74LS74的引脚排列及逻辑符号。功能如表8－3。

50

图8－3 74LS74引脚排列及逻辑符号

表8－3 表8－4

输 入 输 出 Qn＋1 输 入 输出 CP T Qn＋1 SD RD CP D 0 1 0 1 1 1 1 0 0 1 1 1 Qn＋1 0 1 φ 0 1

SD RD 0 1 1 1 1 0 1 1 × × 1 × × 0 × × φ ↑ 1 ↑ 0 1 0 × × 1 × × 0 ↓ 0 ↓ 1 Qn Qn ↓ × Qn Qn 4、触发器之间的相互转换

在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起，并认它为T端，就得到所需的T触发器。如图8－4(a)所示，其状态方程为： Qn+1 ＝TQn ＋TQn

(a) T触发器 (b) T'触发器

图8－4 JK触发器转换为T、T'触发器

T触发器的功能如表7－4。

同样，若将D触发器 端与D端相连，便转换成T'触发器。如图8－5所示。 JK触发器也可转换为QD触发器，如图8－6。

51

图8－5 D转成T' 图8－6 JK转成D 五、实验内容

1、测试基本RS触发器的逻辑功能

按图8－1，用两个与非门组成基本RS触发器，输入端R、S接逻辑开关的输出插口，输出端 Q、Q接逻辑电平显示输入插口，按表8－7要求测试，记录之。

表8－7

R S Q Q 1 1→0 0→1 0

1→0 0→1 1 0 2、测试双JK触发器74LS112逻辑功能 (1) 测试RD 、SD的复位、置位功能

任取一只JK触发器，RD、SD、J、K端接逻辑开关输出插口，CP端接单次脉冲源，Q、Q端接至逻辑电平显示输入插口。要求改变RD，SD（J、K、CP处于任意状态），并在RD＝0（SD＝1）或SD＝0（RD＝1）作用期间任意改变J、K及CP的状态，观察Q、Q状态。自拟表格并记录之。 (2) 测试JK触发器的逻辑功能

按表8－8的要求改变J、K、CP端状态，观察Q、Q状态变化，观察触发器状态更新是否发生在CP脉冲的下降沿（即CP由1→0），记录之。

(3) 将JK触发器的J、K端连在一起，构成T触发器。 在CP端输入1HZ连续脉冲，观察Q端的变化。 在CP端输入1KHZ连续脉冲，用双踪示波器观察CP、Q、Q端波形，注意相位关系，描绘之。

表8－8

J K CP 0→1 1→0 Qn＋1 Qn＝0 Qn＝1 52

0 0

0 1 0→1 1→0 0→1 1→0 0→1 1→0 1 0 1 1

3、测试双D触发器74LS74的逻辑功能

(1) 测试RD 、SD的复位、置位功能 测试方法同实验内容2、1)，自拟表格记录。 (2) 测试D触发器的逻辑功能

按表8－9要求进行测试，并观察触发器状态更新是否发生在CP脉冲的上升沿（即由0→1），记录之。

表8－9

D CP 0→1 1→0 0→1 1→0 Qn＋1 Qn＝0 Qn＝1 0 1

(3) 将D触发器的Q端与D端相连接，构成T'触发器。

测试方法同实验内容2、3），记录之。 4、双相时钟脉冲电路

用JK触发器及与非门构成的双相时钟脉冲电路如图8－9所示，此电路是用来将时钟脉冲CP转换成两相时钟脉冲CPA及CPB，其频率相同、相位不同。

分析电路工作原理，并按图8－9接线，用双踪示波器同时观察CP、CPA；CP、CPB及CPA、CPB波形，并描绘之。

图8－9 双相时钟脉冲电路

六、实验预习要求

1、复习有关触发器内容

2、列出各触发器功能测试表格

53

3、按实验内容4、5的要求设计线路，拟定实验方案。

七、实验报告

1、列表整理各类触发器的逻辑功能。

2、总结观察到的波形，说明触发器的触发方式。

54

实验九 波形产生和整形电路的应用

一、实验目的

1、熟悉、掌握波形产生和整形电路的原理和使用方法。 2、掌握555定时电路的原理和应用。

3、通过对555定时器构成的多谐振荡器输出脉冲周期、频率的测量，达到熟练掌握用EWB的虚拟示波器测量信号周期、频率的方法。 二、实验属性 设计性

三、实验设备与器件

555定时器, EWB软件

四、实验内容

应用555定时电路设计波形产生和整形电路。 1．555定时电路构成多谐振荡器。

（1）选择555定时电路，按F1键了解、掌握该器件的性能和使用特点。 其中： GND（1）：接地。 TRI（2）：比较器C2键入端（触发输入端）。 OUT（3）：输出端。 RES（4）：置零端。 CON（5）：控制电压输入端。 THR（6）：比较器C2键入端（阈值输入端）。 DIS（7）：晶体管输出。 VCC（8）：电源。

(2) 按图 9-1所示绘制电路，测试下列各项，填写表格：

图9-1 555电路多谐振荡器

按照图9-1，根据555电路的原理计算出表中各项理论值，填写表格。

运行图9-1所示电路，并选用相应的测试仪器（选择瞬态分析形式）读取表中各项并填表。 试将电阻R1改成51KΩ，并重复上述测试过程，将结果填入下表。 数 据 上基准下基准电容C1从电容C1从输出波输出波电压VR1电压VR2→VR1VR1→VR2形的频形的占 47

本文来源：https://www.bwwdw.com/article/6x72.html