基于dsp的语音信号编码器 - 图文

摘要

近年来，随着多媒体信息技术和网络技术的高速发展，数字语音压缩技术的

应用领域越来越广泛，尤其在可视电话、PI网络电话、数字蜂窝移动通信、综合业务数字网、公共交换电话网和话音存储转发系统等领域中，目的是在保证语音一定质量的前提下尽可能降低其编码比特率，便于在有限的传输带宽内让出更多的信道来传送图像、文档、计算机文件和其他数据流。为此，国际电信联盟(ITU)于1996年分别推出了G.729标准，即共扼结构代数码激励线性预测编码(CS·ACELP)方案，以及G.723.1标准，即具有6.3kbps和5.3kbps两个编码速率的低码率编码算法，两者具有语音质量高、低延时和稳定性好的优点，可用于数字语音通信领域，具有很高的研究价值。本文首先简要的介绍了语音压缩编码算法的发展进程，以及发展趋势。在着重分析和研究了G.729标准的算法原理的基础上，详细说明了基于高性能DSP(TMS320F2812)的语音压缩编解码系统的实现方法，并针对算法的实时实现出现的运算量大的问题，提出了算法实现的代码优化方法。通过将优化后的算法加载到TMS320F2812中，进行仿真，分析算法的压缩性能。全文概述了语音压缩编解码的发展进程、趋势以及课题的主要研究内容及意义。分析了语音信号编、解码原理与G.729标准的算法原理和论述了TMS320F2812软、硬件的开发和设计。对结果进行讨论与验证。详细的对全文进行了总结。

关键词:语音压缩编码，G.729标准，G.723.1标准，DSP，TMS320F2812

ABSTRACT

With the rapid development of Multimedia communication technology and Internet technology, Application of Digital speech Coding is more widely in recent years, especially in the area of Visible telephone、IP Internet telephone、Digital cellular mobile communication、Integrated server digital network、Public Switched telephone Network and Packet transfer Voice System，etc. Digital speech Coding can reduce rate of bits ,for the purpose of provided more channels to transfer image、document、computer files and other Data stream, but the operation must assure quality of speech. So ITU introduce G.729, a voice compressing criterion, Conjugate-structure Algebraic-Code-Excited Linear-Prediction(CS-ACELP) and G.723.1 criterion，6.3kbps and 5.3kbps rate speech Coding in 1996.Tow criterion have the advantages of high speech quality、low time delay and good stability，which can be applied in the area of digital speech communication and be worth researching highly. First of all the development course and tendency of Speech Compress Coding has been introduced. On the basis of analysis and research to theory of G.729 criterion arithmetic，realization of the algorithm of speech coding’s system based on TMS32V0C5509 is narrated .Due to large operation when arithmetic is run in real-time，several methods of optimized codes was put forward .Loaded optimized codes in TM S32V0C5509 and simulated，the arithmetic’s performance was compared·

Whole paper summarizes the classification、standard and tendency of Speech coding ; theories of G.729 criterion arithmetic are analyzed: design of hardware and software speech coding，system based on TMS320f2812; the results of the experiment are analyzed; the main conclusions of design are summarized.

Key Words: Speech Compress Coding, G.729 criterion,G.723.1criterion,DSP TMS320F2812

第

1章引言

1.1语音编码的发展进程

语音信号处理的研究工作最早可以追溯到1876年贝尔发明的电话，该发明首次用声电、电声转换技术实现了远距离的语音传输。1939年Dudley研制成功第一个声码器，从此奠定了语音产生模型的基础，这一工作在语音信号处理领域具有划时代的意义13114]。本世纪30年代以前，语音信号的处理及传输均是以模拟的方式进行。1937年A.H.Reeves提出了脉冲编码调制PCM(Pulse Code Modulation)理论开创了语音数字化通信的历程。数字化语音的传输与存储可靠性、抗干扰、速交换、易保密等各方面都远胜于模拟语音。从最初的64kbps的标准PCM波形编码器到现在4kbps以下的参量编码的声码器，语音压缩编码在几十年里得到迅速发展。语音压缩编码的发展经历了以下几个阶段:波形编码、参量编码及二者相结合的混合编码。此外还有此基础上发展而来的增强多带激励声码器MBE(IMBE)算法。波形编码是将时间域信号直接变换为数字代码，力图使重建语音波形保持原语音信号的波形形状。

波形编码的基本原理是在时间轴上对模拟语音按一定的速率抽样，然后将幅度样本分层量化，并用代码表示。解码是相反过程，将接收的数字序列经解码和滤波后恢复成模拟信号。波形编码具有抗噪性能强、语音质量好等优点，但需要较高的数码率，一般为16kbps~ 64kbps。如果希望有较高的编码质量，当编码速率在下降时，其合成语音的性能会下降得很快。典型的波形编码器是速率为32kbPs的自适应差分脉冲编码ITU-T G.726(ADPCM-Adaptive difference PCM)和子带编码CCI竹.G722(SBC-Sub band coding)等。最近，对于波形编码器又提出了一些新技术，例如后滤波器、改进激励程序等，使得语音质量有比较大的提高。

参数编码又称为声码器技术，它通过对语音信号进行分析，提取参数来对参数进行编码，在接收端能够用解码后的参数重构语音信号。参数编码主要是从听觉感知的角度注重语音的重现，即让解码语音听起来与输入语音是相同而不是保证其波形相同。这种编码方式一般对数码率的要求要比波形编码低很多，但只能达到合成语音的质量(即自然度、讲话者的可识别性都较差的语音)，即使码率提高到与波形编码相当时，语音质量也不如波形编码。应用广泛的线性预测LPC(Linear Predictive Coding)声码器是典型的语音参数编码器。最新的参数编码器有正弦变换编码器、波形内插编码器等。

20世纪70年代中期，特别是20世纪80年代以来，语音编码技术有了突破性的进展，一些非常有效的处理办法被提出，产生了新一代的参数编码算法，也就是混合编码。混合编码克服了参数编码激励形式过于简单的缺点，成功地将波形编码和参数编码两者的优点结合起来，既利用了语音产生模型，通过对模型参数进行编码，减少被编码对象的动态范围和数据量，又使编码过程产生接近原始语音波形的合成语音，以保留说话人的各种自然特征，提高了语音质量。混合编码器在4kbps一16kbps的数码率上能够得到高质量的合成语音。得到最广泛研究的混合编码算法是基于线性预测技术的分析-合成编码方法LRABS(Linear prediction Analysis-By Synthesis)。

最早的LRABS编码思想是在1981年提出，但最早实用的LRABS方案则是由Atal和Remede提出多脉冲激励线性预测Mp-LPC(Multiple pulse Excitation LPC)编码。今天，一般把以LRABS为基础的用VQ(矢量量化)技术对激励信号进行量化编码的算法统称为CELP。虽然CELP在中等速率语音编码上取得了较令人满意的效果，但当编码速率进一步降低时，将会由于没有足够的比特来表示激励矢量而使合成语音质量迅速下降。1985年，美国麻省理工学院的D.W.Griffin提出了多带激励MBE(Multi-Band Excitation)概念。这是一种相对独立的、基于频谱拟合的分析方法。至今出现了许多基于MBE的改进的算法，这些算法统称为增强MBE即IMBE(Improved MBE)。

在中国，语音和语言处理技术的研发略晚于国外。中国科学院声学研究所的俞铁城教授应该说是中国最早涉足这一领域的人之一，他于1977年在《物理学报》发表了全国第一篇关于语音识别的论文。清华大学语音技术中心紧随其后，语音界老前辈方棣棠教授、吴文虎教授于1979年创立语音技术中心(原名语音实验室)，现已有27年的历史。随后，全国各地从事这方面研究的机构越来越多，比较著名的有清华大学电子工程系、中国科学院自动化研究所、中国科技大学、中国社会科学院语言研究所(在语音学研究方面，吴宗济先生的起步更早)、北京大学、哈尔滨工业大学等等。在这些顶尖的学术机构的带动下，中国的语音和语言处理技术得到很大发展，并逐步在国际上引起注意。

1.2语音编码技术

语音编码的主要功能就是把语音的采样值编码成少量的比特（帧）。而且，在通信过程产生误码、网络抖动和突发传输时，这种方法必须具有健壮性（Robustness）。在接收端，语音帧先被解码为采样值，然后再转换成语音波形。语音编码的目的，是在给定的编码速率下，使得从解码恢复出的重构语音的质量尽可能高。语音编码主要可分为两种：波形编码和参数编码。波形编码就是根据语音的信号波形导出相应的数字编码形式，令在接收端的解码器能恢复出与输信号波形相一致的原始语音。波形编码的基本思路是忠实地再现语音的时域波形。为了降低比特率，波形编码会充分利用相邻抽样点之间的相关性，对差分信号进行编码。波形编码的方法简单，有较好的合成语音质量。但它的码率高，当码低于32kbps的时候音质明显降低。著名的波形编码标准有G.711（64kbps PCM编码调制）和G.726（16/24/32 kbps ADPCM自适应差分脉冲编码调制）。参数编码的原理和设计思想和波形编码完全不同。它根据对人的发声机理的第一章绪论分析，着眼于构造语音生成模型，该模型以一定的精度模拟发声者的声道，接收端根据该模型还原生成发声者的语音。编码器发送的主要信息是语音生成模型的参数，相当于语音的主要特征，而并非语音的波形幅值。参数编码器可以有效地降低编码比特率，目前小于16kbps的低比特率语音编码都采用参数编码

1.3语音编码的现状与发展趋势

大约1992年以前，在语音编码上的主要进展，大都是基于线性预测，使用合成-分析法的基础上获得的。很多年以来，对于4.8kbPs到16kbps之间的比特率，这种方法几乎占了统治地位。但是，现在有情况表明，如果比特率降低到4.8kbps以下，基于线性预测的合成分析方法，超过其他方法的优点逐渐减少。所以，这种方法未能进入2.4kbPs语音编码器的范围。

在保证语音质量的前提下，进一步降低比特率，仍然是语音编码研究的主

要焦点。然而，这是一个很复杂的问题，它受多种因素的限制，例如:语音信号所包含的信息内容。但是，作为一个速率低限，临界信息速率应该是人理解信号所需要的最小速率，但这是一个还需要继续深入研究的问题。因为有关语音信号的某些信息，人能够感觉到有变化，而编码器却找不到对应的特征参量。反之，有时语音的波形和特征参量变化很大，而人同样可以理解。要达到理论上50bit/s确语音信息率最低限这个目标，对人脑感知信号的过程，必须有更深入的研究。

近年来，在语音编码领域中，出现了许多新的应用。例如移动电话和应答机，他们并不需要固定的比特率。因此，工作的重心可能指向可变速率编码，随着这些编码器应用数目的增加，可变速率的语音编码研究也会明显加强。

在语音编码算法开发的同时，数字信号处理芯片技术也有很显著的进展。由于集成芯片工艺的迅猛发展，数字信号处理器DSP(Digital Signal Processor)芯片性能的不断提高，TI公司推出的C54X系列DSP芯片的计算能力高达100MPIS以上，而体积只有20mm*20mm*20mm大小。很多强有力的定点和浮点DSP，己经为复杂语音编码算法的实现铺平了道路。在语音编解码算法的实现上，通用计算机的体积庞大，只适宜于算法仿真，不能用于现场的数据处理。专用语音处理系统只能针对特定的算法实现，而且实现成本较高，不能灵活对算法做修改。DSP芯片内部设计有专门的位反转硬件、循环缓冲区等，通过特定的硬件和软件指令，实现了更高效的计算处理。如何在DSP系统上实现处理算法的移植、高效运行，以及提出适合DSP执行的算法是目前应用研究的焦点。

1.4课题的研究目的及论文的主要内容

随着信息技术的发展，人们对带宽有限的无限通信、信道价格昂贵的卫星通信和军用保密通信的需求不断增加，各种与语音应用服务相关的新业务不断涌现，要求语音数据能被灵活处理、存储、转发和传送。为了减少存储量和传输速率，需要对语音信号进行编码压缩，因而对语音编码技术的研究和开发受到越来越多研究人员的重视。

如何在有限的频带中得到较高的合成语音质量，并且尽可能地降低语音传输速率，就成为了亟待解决的问题。研究人员对国际电信联盟ITU公布的一系列语音编码标准的算法实现上做了大量工作，尤其对一些性能优良的算法。当前，对G.723.1、G.729标准中算法的研究一直在进行，并且取得了很大的成绩，程序得到了很大的优化。但是这些研究更多的是集中在如何减小整个算法的复杂度方面，完全独立在DSP平台上的实现则相对很少。

本文主要讨论G.729标准的编码以及其在基于TMS320F2812实时实现的设计与开发。首先简要的介绍了语音压缩编码算法的发展进程，以及发展趋势，然后着重分析和研究了G.729标准的算法原理与结构，详细说明了基于高性能TMS320F2812的语音压缩编解码的实现方法，并针对算法的实时实现出现的运算量大的问题，提出了算法实现的代码优化方法。通过将优化后的算法加载到TMS320F2812中，进行仿真，分析算法的压缩性能。全文分为三章，第一章概述语音压缩编解码的发展进程、趋势以及课题的主要研究内容及意义。第二章分析了语音信号编、解码原理与G.729标准的算法原理和论述了TMS320F2812软、硬件的开发和设计。第三章主要对结果进行讨论与验证。第四章详细的对全文进行了总结。

第二章 芯片结构及性能介绍

2.1 DSP系统介绍

输入 抗 DSP 平 输出 混叠滤 波 A/D 2812 芯片 D/A 滑滤波 图 基本DSP应用系统

图示出了一个典型的DSP系统。图中，输入信号可以有各种各样的形式，例如，可以是麦克风输出的语音信号，也可以是编码后在数字链路上传输或存储在计算机里摄像机图像信号等。

一般的，输入信号首先进行带限滤波和抽样，然后进行模/数（A/D，Analog to Digital）转换将信号转换成数字比特流。根据奈奎斯特抽样定理，对低通模拟信号，为保持信息的不丢失，抽样频率至少必须是输入带限信号最高频率的两倍。

DSP芯片的输入是A/D转换后得到的以抽样形式表示的数字信号，DSP芯片对输入的数字信号进行某种形式的处理，如进行一系列的累加操作（MAC）。数字处理是DSP的关键，这与其他系统（如电话交换系统）有很大的不同，在交换系统中，处理器的作用是进行路由选择，他并不对输入数据进行修改。因此，虽然两者都是实时系统，但两者的实时约束条件却有很大的不同。最后，经过处理后的数字值再经过数/模转换，转换为模拟样值，之后在进行内插和平滑滤波就可以得到连续的模拟波形。

必须指出的是，上面给出的DSP应用系统模型只是一个典型模型，但并不是所有的DSP应用系统都包括模型中的所有部分。如，语音识别系统在输出端并不是连续的波形而是识别结果，如数字、文字等。有些输入信号本身就是数字信号，如CD（Compact Disk），因此就不必进行模/数转换了。

数字信号处理的实现方法一般有以下几种：

（1）在通用的计算机（如PC）上用软件（如C语言）实现。 （2）在通用计算机系统中加上专用的加速处理机实现。

（3）在通用的单片机（如MCS-51、MSP430系列等）实现，这种方法可用于一些不太复杂的数字信号处理应用领域。

（4）在通用的可编程DSP芯片实现。与单片机相比，DSP芯片具有更加适合于数字信号处理的软硬件资源，可用于复杂的数字信号处理算法。

（5）用专用的DSP芯片实现。在一些特殊的场合，要求的信号处理速度极高，用通用的DSP芯片很难实现，例如用于FFT、数字滤波、卷积、相关等算法的DSP芯片，这种芯片将相应的信号处理算法在芯片内部用硬件实现，无需进行编程。

在上述几种方法中，第一种方法的缺点是速度较慢，一般可用于DSP算法的模拟与仿真；第二种和第五种方法专用性强，应用受到比较大的限制，第二种方法也不便于系统的独立进行；第三种方法只是用于较简单DSP算法；只有第四种方法才使数字信号处理的应用打开了新的局面。

2.2 DSP的芯片介绍

DSP 芯片,即数字信号处理芯片，也称数字信号处理器，是一种特别适合于进行数字信号处理运算的微处理器，其主要应用是实时快速的实现各种数字信号处理算法。根据数字信号处理的要求，DSP芯片一般具有一下主要特点: (1)在一个指令周期内可以完成一次乘法和一次加法。 (2)程序和数据空间分开，可以同时访问指令和数据。 （3）片内具有快速RAM，通常可以通过独立的数据总线在两块中间同时访问。 （4） 具有低开销或无开销循环及跳转的硬件支持。 （5）快速的中断处理和硬件I/O支持。

（6）具有在单周期内操作的多个硬件地址产生器。 （7）可以并行执行多个操作。

（8）支持流水线操作，取址、译码和执行等操作可以并行执行。

与通用微处理器相比，DSP芯片的其他通用功能相对较弱些。但是，近年来新推出的DSP芯片已经将通用微处理器的一些功能集成在芯片中，DSP芯片已经可以实现普通未处理器的功能。

2.2.1 DSP芯片主要特点:

(1)哈佛结构

哈佛结构是不同于传统的冯·诺依曼结构的并行结构。其主要的特点是具有独立的数据存储空间和程序存储空间，即程序存储器和数据存储器。每个存储器独立编址，独立访问。相应地，系统中设置了独立的程序总线和数据总线，CPU能并行地进行数据访问和指令读写，从而提高了系统的运算速度。而冯·诺依曼结构则是将指令、数据、地址存储在同一存储器空间中，统一编址，依靠指令计数器提供的地址来区分是指令、数据，还是地址。取指和取数据都访问同一存储器，数据吞吐率低。冯·诺依曼结构和哈佛结构分别如图 CPU 程序 数据 存储器 存储器

早期DSP芯片采用的基本哈佛结构无法实现对多个数据存储器的访问操作，也无法实现单指令周期的多操作数指令。为了进一步提高CUP的运行速度，TM3s20系列芯片在基本的哈佛结构上又作了改进，即采用了改进的哈佛结构。使得程序代码和数据存储空间之间可以进行数据的传送。

（2）流水线操作

在执行一条指令时，总要经过取指、译码、取数和执行等步骤，因此需要若干个指令周期才能完成。流水线操作是将各指令的各个步骤重叠起来执行，而不必一条指令完成后，才开始执行下一条指令。在流水线操作中，一个任务被分解为若干个子任务。各个子任务在执行时可以相互重叠，即在一条指令完成第一个

子任务，执行第二个子任务时，则下一条指令同时进行第一个子任务的处理，依次类推，以便使指令周期减小到最小值。如图为4级流水线操作示意图

取指 译码 取指 取数 译码 取指 执行 取数 译码 取指 执行 取数 译码 执行 取数 执行

4级流水线操作

DSP芯片广泛采用流水线以减少指令的执行时间，从而增强了处理器的处理能力。TMS320加系列DSP芯片采用2-6级不等深度的流水线，则可以同时并行处理2-6条指令，每条指令处于流水线上的不同阶段。在理想状态下，k段流水线能在+k(~)l个周期内处理n条指令。但是由于程序中存在数据相关、程序分支、中断及其它的一些因素，这种理想情况很难达到。

(3)多总线结构

DSP采用了多总线的结构，这样可以保证在一个机器周期内多次访问程序空间和数据空间。C54x内部有P、C、D和E四种总线，每种总线又包括地址总线和数据总线。DSP处理器可以在一个机器周期内从程序存储器取1条指令、从数据存储器读2个操作数或向数据存储器写1个操作数，提高了DSP的运行速度。

(4)多处理单元结构

DSP内部有多个处理单元，如算术逻辑单元(ALU)、辅助寄存器运算单元(ARAU)、累加器(ACC)和硬件乘法器(MUL)等。这些单元可以在一个指令周期内同时进行计算。

在数字信号处理中，乘法和加法是最基本的运算。如数字滤波、FFT、卷积和相关等常用的数字运算中，有大量的乘加操作。因此，提高乘加运算也就能很好地提高DSP芯片的运算性能。与通用计算机的软件实现不同，在DSP芯片中，有专门的硬件乘法器，使得乘法操作可以在一个指令周期内完成，从而提高了DSP的运算速度。此外，DSP的多处理单元结构还可以利用硬件来实现一些特殊的算法，如FFT位倒序寻址和取模运算等。

(5)特殊的指令集

为了更好地满足数字信号处理算法的需要，不同系列的DSP芯片都具备一些特殊的DSP指令，以完成一些专门的运算。例如，FIRS和LMS指令，适用于系数对称的FIR滤波器和LMS算法。

(6)丰富的外设

为了系统实现的方便，各种型号的DSP都设置了丰富的外设。主要包括:时钟发生器;定时器;通用I/O口;软件可编程等待状态发生器;串行口;DMA控制器;

主机接口和JTAG边界扫描逻辑电路。

2.2.2 芯片结构及性能介绍

TMS320C2000系列是美国TI公司推出的最佳测控应用的定点DSP芯片，其

主流产品分为四个系列：C20x、C24x、C27x和C28x。

TMS320C28x系列是TI公司最新推出的DSP芯片，是目前国际市场上最先进、功能最强大的32位定点DSP芯片。它既有数字信号处理能力，又具有强大的时间管理能力和嵌入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。

C28x系列的主要芯片种为TMS320F2810和TMS320F2812。两种芯片的差别是：F2812内含128K*16位的片内Flash存储器。有外部存储器接口，而F2810仅有64K*16位的片内Flash存储器，且无外部存储器接口。

特征 F2810 F2812 SRAM（16 位/字） 18K 18K 3.3V片内Flash（16位/字） 64K 128K 片内Flash/SRAM的密钥 有 有 BootROM 有 有 掩膜ROM 有 有 外部存储器接口 无 无 事件管理器A和B（EVA和EVB） EVA、EVB EVA、EVB 通用定时器 4 4 比较寄存器/脉宽限制 16 16 捕获/正交解码脉冲电路 6/2 6/2 看门狗定时器 有 有 12位的ADC 有 有 通道数 16 16 32位的CPU定时器 3 3 串行外围接口 有 有 串行通信接口（SCI）A和B SCIA、SCIB SCIA、SCIB 控制器局域网络 有 有 多通道缓冲串行接口 有 有 数字输入/输出引脚(共享) 有 有 外部中断源 3 3 供电电压 核心电压1.8V 核心电压1.8V I/O电压3.3V I/O电压3.3V 封装 128针PBK 179针GHH，176针PGF 温度选择：A：-40℃～+85℃ PBK仅适用于PGF和GHB仅适用于B ：-40 ℃～+125℃ TMS TMS 产品状况 AI AI 产品预览（PP） （TMP） （TMP） 高级信息（ AI） 产品数据（PD）

代码保护的模块

图1-1 C28x功能框图

注：+ 器件上提供96个中断，45个可用；+ XINTF在F2810上不可用。

TMS320F2812的主要特点：

1）采用高性能静态CMOS制造工艺

--主频达150MHZ(时钟周期6.67ns)

--低功耗(150MHz核电压1.9V,135MHz以下核电压1.8V,I/O口电压3.3V)

--Flash 编程电压为3.3V 2）支持JTAG 边沿扫描 3）高性能32位CPU

--16×16和32×32乘积累加操作 --16×16双乘积累加器

--程序和数据空间分开寻址(哈佛总线结构) --快速中断响应和处理 --统一寄存器编程模式 --可达4M的线性程序地址 --可达4M的线性数据地址

--高效的代码转换能力(支持C/C++和汇编语言) 4） 片上存储器

--有多达128K×16的FLASH存储器 -或有多达128K×16的ROM 5）外部存储器接口

--有多达1MB的寻址空间 --三个独立的片选端 6）时钟与系统控制

--支持动态的改变锁相环(PLL)的频率 --片上振荡器 7）三个外部中断

8）外部中断扩展(PIE)模块，支持45个外部中断 9）128位的密钥/锁 --保护FLASH/ROM

--防止固化在ROM中的程序被盗 10）三个32位的CPU定时器 11）串口外围设备

--串行外部设备接口(SPI) --两个串行通信接口(SCIs) 12）12位的ADC,16通道

--2个8通道的输入多路选择器 --两个采样保持器 --单/连续通道转换 --快速转换率80ns/12.5MSPS(兆采样每秒) --可用两个事件管理器顺序触发8对模数转换

13）多达56个独立的可编程、多用途通用输入/输出(GPIO)引脚

2.2.3 C281x外设介绍

由于C281x数字信号处理器集成了很多内核可以访问和控制的外部设备，C281x内核需要通过某种方式来读/写外设。为此，处理器将所有的外设都映射到了数据存储空间。每个外设被分配一段相应的地址空间，主要包括配置寄存器、输入寄存器、输出寄存器和状态寄存器。每个外设只要通过简单的访问存储器中的寄存器就可以适用该设备。

外设通过外设总线（PBUS）连接到CPU的内部存储器接口上，如图所示。所有的外设包括看门狗和CPU时钟在内，在使用之前必须配置相应的控制寄存器。

C281xCPU+JTAG SARAM 存储器接口 逻辑I/F Flash ROM (最多128K×16位) P总线接口 EVENT管理器EVB和EVA SPI SCI CAN Mcbsp WD ADC 控制 中断复位等 I/O寄存器 ADC

（1） 事件管理器

在C281x数字信号处理器上有两个事件管理器，EVA和EVB，是数字电机控制应用使用的非常重要的外设，能够实现机电设备控制的多种必要的功能。每个事件管理器模块包括：定时器、比较器、捕捉单元、PWM逻辑电路、正交编码脉冲电路以及中断逻辑电路等。

（2） 模数转换模块

C281x数字信号处理器上的ADC模块将外部的模拟信号转换成数字量，ADC模块可以将一个控制信号进行滤波或者实现运动系统的闭环控制。尤其是在电机控制系统当中，采用ADC模块采集电机的电流或者电压实现电流环的闭环控制。 （3） SPI是一个高速同步串行通信接口，能够实现DSP与外部设备或另一

个DSP之间的高速串行通信。应用中经常使用SPI接口和扩展外设的移位寄存器、LCD显示以及ADC等外设通信。SCI属于异步串行接口，支持标准的UART异步通信模式i，并采用NRZ(No-Return-Zero)数据格式，可以通过SCI串行接口与其他的异步外设进行通信。

（4） CAN总线通信模块

TMS320F281x数字信号处理器上的CAN总线接口模块是增强型的CAN接口，完全支持CAN2.0B总线规范。它有32个可配置的接收/发送邮箱，支持消息的定时邮递功能。最高通信速率可以达到1Mbps。可以使用该接口构建高可靠的CAN总线控制或监测网络。

（5） 看门狗

看门狗主要用来检测软件和硬件的运行状态，当内部计数器溢出时，

将产生一个复位信号。为了避免产生不必要的复位，要求用户定期对看门狗定时器进行复位。如果不明的原因使CPU中断程序，看门狗将产生一个复位信号，比如系统软件进入了一个死循环或者CPU的程序运行到了不确定的程序空间，从而使系统不能正常工作。在这种情况下，看门狗电路将产生一个复位信号，使CPU复位，程序从系统软件的开始执行。通过这种方式，看门狗有效的提高了系统的可靠性。 （6） 通用目的数字量I/O 在C281x处理器有限的引脚当中，相当一部分都是特殊功能引脚和GPIO引脚公用的。实际上，GPIO作为与其他设备进行数据交换的通道，也是非常有用的。GPIO Mux寄存器选择这些引脚的功能（特殊功能引脚或数字量I/O），如果配置成通用的数字I/O引脚，则还需要PxDATDIR 数据和方向控制寄存器来控制。 （7） PLL时钟模块

锁相环（PLL）模块主要用来控制DSP内核的工作频率，外部提供一个参考时钟输入，经过锁相环倍频或分频后提供给DSP内核。C281x数字信号处理器能够实现0.5~10倍的倍频。

（8） 多通道缓冲串口(Mcbsp)

多通道缓冲串口主要有以下几个特点：

除DMA外，与TMS320C54x/TS30C55x数字信号处理器的McBSP兼容；

全双工通信模式；

双缓冲数据寄存器，能够实现连续的通信数据流； 收发的帧和时钟相互独立；

可以采用外部移位时钟或内部的时钟； 支持8、12、16、24或32位的数据格式； 帧同步和数据时钟的极性都是可编程的； 可编程的内部时钟和同步帧； 支持A-bis模式；

能同CODEC、AIC（Analog Interface Chips）等标准串行A/D和D/A

器件接口；

同SPI接口兼容，当系统工作在150HZ频率时，SPI接口模式可以工作在75Mbps；

两个16*16深度的发送通道FIFO； 两个16*16深度的接受通道FIFO；

（9） 外部中断接口

（10） TMS320F281x数字信号处理器支持多种外设中断，外设中断扩展模

块最多支持96个独立的中断。并将这些中断分成8组，每一组有12个中断源，根据中断向量表来确定产生的中断类型。CPU将自动获取中断向量，在响应中断时，CPU需要9个系统时钟完成中断向量的获取和重要CPU寄存器的保护（中断响应延时为9个系统时钟）。因此，CPU能够相当快地响应外设产生的中断。

(11）JTAG

?JTAG(Joint Test Action Group)联合测试行动小组; 是一种国际标准测试协议,主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA（现场可编程门阵列）器件等; (12）12位ADC，16通道

ADC模块有16个通道，可配置为两个独立的8通道模块以便为事件管理器A和B服务。两个独立的8通道模块可以级联组成一个16通道模块。虽然有多个输入通道和两个序列器，但在ADC模块中只有一个转换器。

2.2.4 TLV320AIC23芯片

TLV320AIC23是TI公司推出的一款高性能立体声音频编解码器，内置耳机输出放大器，支持mic和line in二选一的输入方式。输入和输出都具有可编程的增益调节功能。TLV320AIC23的模／数转换器(ADC)和数，模转换器(DAC)集成在芯片内部．采用先进的Σ-△过采样技术．可以在8kHz至96kHz的采样率下提供16bit、20bit、24bit和32bit的采样数据。ADC和DAC的输出信噪比分别可达90dB和100dB。同时。TLV320AIC23还具有很低的功耗(回放模式为23mW。节电模式为15μw)。上述优点使得TLV320AIC23成为一款非常理想的音频编解码器，与TI的DSP系列相配合更是相得益彰。 1）TLV320AIC23详细指标：

高品质的立体声多媒体数字语音编解码器 在ADC采用48KHZ采样率时噪音90DB 在DAC采用48KHZ采样率时噪音100DB

1.42V-3.6V核心数字电压：兼容TIF28X DSP内核电压 2.7V-3.2V缓冲器和模拟：兼容TI28X DSP内核电压 支持8KHZ-96KHZ的采样频率 软件控制通过TIMCBSP接口

音频数据输入输出通过TIMCBSP接口 1） TLV320AIC23的管脚介绍 芯片的管脚图如下所示：

芯片TLV320AIC23一共有28个管脚，其每一个管脚的名称与功能在下表： 引脚 功能 AGND 模拟地 AVDD BCLK 模拟电源供应输入。电压水平是额定3.3V I2S串行位时钟。在音频主模式，AIC23产生信号并将其发送给DSP芯片。在音频从模式，该信号有DSP芯片产生。 BVDD 缓冲器供应输入。电压范围从2.7～3.6V CLKOUT 时钟输出。这是XTI输入的缓冲版，可使用为XTI频率的1倍或1/2倍，在采速率控制寄存器的第7位控制频率的选择。 CS 控制输入端口锁存/地址选择。对于SPI控制模式，该输入作为数据锁存控制。对于两线控制模式，该输入定义了器件地址位的第7位 DIN 对于sigma-delta立体声DAC,I^2C格式的串行数据输入 DGND 数字地 DOUT 从sigma-delta立体声 DAC,I^2C格式的串行数据输出 DVDD 数字电源输入。电压范围从1.4～3.6V HPGND 模拟扬声器放大器接地 HPVDD 模拟扬声器放大器电源。电源输入范围正常是3.3V LHPOUT 左部立体声混频放扬声器输出，额定0DB输入水平是1V（方均根值），在1DB阶段提供-73～6DB的增益 LLINEIN 左立体声线输入频道。额定0dB输入水平是1V，在1.5DB阶段提供从-34.5~12DB的增益 LOUT 左立体声混音频道线输出，额定输出水平是1V LRCIN I2S DAC字时钟信号。在音频主模式，AIC23产生帧信号，并将其发送到DSP芯片。在音频从模式，该信号与DSP芯片产生 LRCOUT I2S ADC字时钟信号在音频主模式，AIC23产生帧信号，并将其发送到DSP芯片。在音频从模式，该信号与DSP芯片产生。 MICBIAS 对驻极体传声器偏差调整缓冲的低噪声电压。电压水平是额定AVDD的3/4 MICIN 对使用驻极体传声器偏差调整缓冲的放大器的输入。如果没有外部阻抗，默认的增益是5 MODE 串行接口模式。0为I^2C模式1为SPI模式 NC 空脚 RHPOUT 右部立体声混频放扬声器输出，额定0DB输入水平是1V（方均根值），在1DB阶段提供-73～6DB的增益 RLINEIN 右立体声线输入频道。额定0dB输入水平是1V，在1.5DB阶段提供从-34.5~12DB的增益 ROUT 右立体声混音频道线输出，额定输出水平是1V SCLK 控制口串行数据时钟对于SPI和两线控制模式，这是串行时钟输入 SDIN 控制口串行数据输入。对SPI和两线控制模式，这是串行数据输入，也用作复位后的控制协议选择 VMID 解耦电压输入。为进行噪声滤波，10uF、0.1UF的电容应并行连接到这一引脚 XTI/MCLK 晶振或者外部时钟的输入。用作AIC23内部时钟的导出 XTO 晶振输出端，连接外部晶体。若XTI连接外部时钟源，则此脚不用 3) 芯片TLV320AIC23的功能结构 芯片TLV320AIC23有一个大多数音频解码器所不具有的模拟旁路设置，它能够将模拟信号直接送出去回放，而不经过A/D转换，这对于系统调试非常有用。实际最终的音频输出时模拟音频、经D/A转换的音频和传声器输入3个的叠加，当然也可以通过软件编程实现对音频输出的控制。为了使音频解码器能够正常工作并产生预期的音频效果，必须对相应的寄存器配置。AIC23提供了11个映像寄存器，见下表：

AIC23配置寄存器 地址 寄存器 地址 寄存器 0000000 左通道音频输入音量控制寄存器 0000110 电源节省控制寄存器 0000001 右通道音频输入音量控制寄存器 0000111 数字音频格式寄存器 0000010 左通道扬声器音量控制寄存器 0001000 采样速率控制寄存器 0000011 右通道扬声器音量控制寄存器 0001001 数字接口激活寄存器 0000100 模拟音频通道控制寄存器 0001111 复位寄存器 0000101 数字音频通道控制寄存器 正是通过上表中的11个寄存器芯片TLV320AIC23可以方便的设置具体的音频工作模式和放大倍数等参数，从而更好的为用户所使用。

芯片TLV320AIC23的使用

该芯片的典型应用是应用在音频模块中。它是使用DSP芯片的MCBSP0通道向AIC23发送控制信息，采用SPI方式。DSP芯片引脚TX1发送数据，FSX1作片选连接AIC23的CS，而CLKX1作为时钟信号连接SCLK。

利用DSP芯片的MCBSP1通道作为双向数据传输通道，模拟语音信号经过音频解码器AIC23的处理以数字信号的形式输出，并由MCBSP1传送至DSP芯片。相反，DSP芯片的数字信号可经过MCBSP1传送至AIC23芯片，经过数模转换以语音信号的形式输出。 音频处理模块的主要功能有：

（1） 完成音频信号的初步处理，并与DSP芯片进行数据通信。 （2） 完成线输入、传声器输入； （3） 完成线输出、传声器输出。

2.3 DSP 开发工具

（1）代码生成工具

代码生成工具的作用是将C语言、汇编语言或两者的混合语言编写的DPS源代码程序进行编译、汇编并链接成可执行的DSP代码。它主要包括C编译器、汇编器和链接器。C编译器:将C语言程序自动地编译成DSP的汇编程序的代码生成工具。TI公司为TMS320系列DSP芯片提供了优化C编译器，该编译器可将标准的ANSI语言程序转换为高效的TMS320汇编语言文件。此外，该编译器还提供了ANSI标准的运行支持库，可以进一步将程序从C语言编译成目标代码文件，目标代码可以进行重定位，经链接之后就可以形成最终的目标代码。

汇编器:将汇编语言源代码文件汇编成机器语言COFF目标文件，在源文件中包含了汇编指令、汇编语言指令及宏命令等。汇编采用两遍扫描式完成以下功能: 处理汇编语言源文件的源语句，产生一个可重新定位的目标文件; 根据要求产生源程序列表文件，并提供对源程序列表文件的控制; 将代码分成块，并为每个目标代码段设置一个块程序计数器; 根据要求，将交叉引用列表加到源程序列表中; 定义和引用全局符号; 汇编条件块;

支持宏调用，并允许在程序内或在库中定义宏。

链接器:把汇编生成的可重新定位的COFF目标模块组合成一个可执行的COFF目标模块。链接器的输人是可重新定位的COFF目标文件和目标库文件，它也可以接受来自文档管理器中的目标文件以及链接以前运行时所产生的输出模块。链接器完成以下功能:

定义一个与目标系统存储器一致的存储模块; 将目标文件块组合起来;

在目标系统存储器内，将块重新定位到特定的区域; 重新定义全局变量;

重新定位块，赋予它们最后的地址;

解决未定义的输人文件之间的外部引用。

（2）代码调试工具

代码调试工具的作用是对DSP程序及目标系统进行调试，使之能够达到设计的目标。常用的调试工具主要有以下几种。

（I）软仿真器(Simulator)

软仿真器是一种模拟DSP芯片各种功能并在非实时条件下进行软件调试的调试工具。它是一个软件程序，不需要目标硬件的支持，使用主机的处理器和存储器来仿真DSP的微处理器和微计算机模式，对DSP进行指令级和C程序级的模拟，从而进行软件开发和非实时的程序验证。这种软仿真器价格便宜，可以在没有目标硬件的情况下作DPS软件的开发和调试。在PC机上，典型的软仿真速度是每秒几百条指令。早期的软仿真器和其他的开发工具是分离的，使用起来不太方便。目前的软仿真器已经作为CCS的一个标准插件，广泛地应用于DSP的开发中。

(II) DSK系列评估工具

DSK(DSP Starter Kit)初学者套件是TI公司或TI的第三方为TMS320 DSP的使用者设计和生产的一种低成本开发工具。非常适合于初次接触DSP的人员熟悉和掌握DSP，及在系统设计阶段评估DSP的性能。DSK包括一个基于TMS320DSP的电路板、相应的代码产生工具和调试器。它可以与CP机进行通信，汇编后的程序可以通过串口或并口下载到DSP芯片进行调试。此外，DSK板上还将DSP芯片的地址和数据总线引出，便于用户对DSK板进行资源的扩充，在DSK硬件的基础上形成用户独立的DSP系统。

(III)标准评估模块(EVM)

EVM是用于器件评估和软件调试的一种开发工具，是带有处理器和少量外设的CP机插卡。它也提供了完整的DSP处理器和代码生成及调试工具。另外，EVM还具有DSK所没有的高级语言调试接口及标准的汇编l连接器。目前的EVM可以支持C2000、C3x、C5000和C6000等系列DSP芯片。EVM的缺点是卡上的资源有限，且资源不容易扩展。

(IV)硬件仿真器(Emulator)

硬件仿真器是基于边界扫描的系统仿真技术。它的主机是CP机，将用户开发的目标系统通过月人G接口与主机相连，利用主机端的开发软件对目标系统进行实时的调试和验证。目标板上的DSP本身带有仿真功能，硬件仿真器只是一个控制器，它通过DSP芯片内部的串行扫描路径对处理器进行控制，完成实时的测试。通过刀火G接口，硬件仿真器能观察到DSP器件内的所有存储器和寄存器。

(3) 集成开发环境CCS

以DSP芯片为核心的嵌人式系统的开发，其大量的工作都花费在DSP的软件开发上。因此，开发周期和效率在很大的程度上取决于所使用的开发工具。原来，工程人员所使用的DSP开发工具仅限于代码生成工具和代码调试工具。通常，这些工具都是分开使用的，使得他们之间不能共享数据，而要求开发人员不断地进行切换。在这种情况下，系统的调试相当麻烦，极大地影响了软件开发效率。

TI公司的集成开发环境CCS(code Composer studio)很好地解决了上述问题，大大地提高了DSP的软件开发效率。CCS是一个完整的DSP可视化集成开发环境，包含源代码编辑工具、代码调试工具、可执行代码生成工具和实时分析工具。在CCS环境下，开发人员可以对软件进行编辑、编译、调试、代码性能测试和项目管理等所有的工作，并且它的各部分功能都有了相当程度的提升。因而大大地降低了DPS软件的开发难度，提高了开发效率。此外，它不但支持汇编软件的开发，而且还支持CCI++语言进行软件开发。

CCS不仅仅是代码生成工具和调试工具的简单集成，它具有以下特点: 集成可视化代码编辑界面:可直接编写C、汇编、.H文件和.cmd文件等; 集成代码生成工具:包括汇编器、优化C编译器和连接器等

基本调试工具:如装人执行代码，查看寄存器、存储器、反汇编等，并支持C源代码级调试

探针工具:可用于算法仿真和数据监视等;

断点工具:包括硬件断点、数据空间读泻断点，条件断点等; 分析工具:可用于评估代码执行的时钟;

数据的图形显示工具:可用于观察时域或频域波形; 提供GEL工具:用户可以编写自己的控制面板碟单，方便直观地修改变量等; DSP/BIOS工具:增强了对代码的实时分析能力，可以用来分析代码执行的效率和使用系统资源等，从而减小了开发人员对硬件资源熟悉程度的依赖性。

CCS可以工作在两种模式下，即仿真器模式和硬件调试模式。前者可脱离DPS硬件，在软件环境下模拟DSP程序结构、指令以及工作原理，这主要用于前期算法的实现和调试。而后者则属于在线编程，开发的程序直接依赖于硬件。

2.4 语音的编解码过程

语音的数字化过程是语音传输的基础，是把模拟的语音信号转化为可控制的数字信号的过程．其主要操作是将模拟音频信号每隔一定时间间隔截取一段，并将所截取的信号振幅转换成由一组二进制序列表示的离散序列，即数字音频序列。在这一处理过程中，涉及到对模拟音频信号的采样、量化和编码。

(一)取样过程

模拟音频信号是一个在时间上和幅值上都连续的函数f(f)取样的过程就是在时间上将函数f(1)离散化的过程。一般的取样是按均匀的时间间隔进行的。设这一时间间隔为T，则取样后的信号为f(kt)，k为自然数。根据奈奎斯特定理可知，如果音频信号f(1)是一个限带信号，它的最高频率分量为￡，则当K1，(2￡)时可以从离散的flyn中不失真地恢复出原来的信号f(f)。由于人耳能听到的声音的频率范围大致在20Hz-20kHz，因此声音的质量与音频信号的频谱范围以及采样时间间隔有关。目前常见的音频信号的频率范围大致如下：电话为200Hz-3．4kHz，调幅广播为50Hz～7kHz，调频广播为20Hz～15kHz，高保真音频信号为20Hz～20kHz。因此音频取样频率一般定在8—48kHz范围内。常用的音频取样频率如表所示 取样频率 8 11.05 16 22.05 44.1 48 （KHz） 量化精度 8 8 16 16 16 16 （bit） 数据率 64 88.4 256 352.8 705.6 768 (kb/s) 从表中可以看出，取样频率越高，数字化后的音频质量越高，存储量也越大，所以使用哪种取样频率要兼顾语音质量和信道容量。若系统选用的是成本低廉，应用率广的8051系列单片机作为DSP，由于其主频只有33MHz。考虑到尽量避免数据量过多，采用8kHz取样频率和8bit的量化精度来处理语音数据，这样处理出来的数据的码率为8kHz×8bit=64kbps。若用更高速的单片机、DSP或ARM，可以选用更快取样频率很更高量化精度的语音处理方法。

(二)量化过程

量化过程是将取样值在幅度上再进行离散化处理的过程。所有的取样值可能出现的范围被划分成有限多个小阶距(量化步长)的集合，把凡是落入某个量化阶距内的取样值都赋予相同的值，即量化值。通常这个量化值是用二进制来表示的。如果量化阶距是相同的，或者说是量化值的分布是均匀的，称之为均匀量化，否则称为非均匀量化。

(三)编码过程

模拟音频信号经过取样、量化后，就要进行编码，即用二进制数表示每个取样的量化值。如果取样值既采取均匀量化，又采取自然二进制表示，这种编码方法就是脉冲编码调制PCM(PulseCodeModulation)．PCM是一种最简单、最方便

的编码方法。经过编码后的数字信号就是数字音频信号。由于PCM是一种未经过压缩的数字音频信号，因此常常将它作为与其他编码进行比较的一种参考信号。表示取样值的二进制的位数为量化位数，它反映各取样值的精度，如4位能表示取样值的16个等级，8位能反映256个等级，其精度为音频信号最大振幅的11256。量化位数越多，量化值越接近于取样值，其精度越高，但要求的信息存储量越大。声音信息的通道数值将取样值记录为一组波形(单声道)还是两组波形(双声道)甚至更多组波形(多声道)。取样值存储量可用下式表示： v=f×B×s／8

式中，v为取样值存储量(bifs)，伪取样频率(kHz)，B为量化位数(bit)，s为声道数。

G_711语音压缩国际标准

随着计算机及数字通信系统的发展，数字音频编码技来越得到重视。国际电信联盟(T1ru)组织定义了一系列语缩标准，其中最常用的国际语音压缩标准有：G．711，G．721，G．722，G．728，G．723等。ITU—T于t972年为电话质量模拟语音(带宽3kHz)的语缩制定了G．7l1标准，取样频率为8kHz，码率为64kb／s，使用u律或A律的压码。同时它还规定了U律之间的转换关系，它最常用于数字电话的语音编码中，此可用于可视电话或会议电视的语音编码中，并且是可视电会议电视系统中必备的语音编解码标准。 表列出了G．711语音编码标准及性能参数。 表G．711\语音编码标准及性能参数 标准 编码类型 比特率 MOS 复杂性 时延/ms （kb/s） G.711 PCM 64 4.3 1 0.125 脉冲调制就是把一个时间连续，取值连续的模拟信号变换成时间离散，取值离散的数字信号后在信道中传输.脉冲编码调制就是对模拟信号先抽样，再对样值幅度量化，编码的过程。

第三章 系统设计

3.1 硬件系统设计框图

电源 语音信号采集 信号处理 计算机

语音信号编码缓冲区TLC320AIC23解码缓冲区编解码器HPI编码控制

模拟输入 数据输入 运算放

大器 TLV320TMS320 AIC23 F2812 数据输出

时钟信号 模拟输入 功 率 放 大器 同步信号

JIAG接口 电源模块

系统硬件结构

PC机 SCL SDA CLKR0 CLKX0 SCLK SDIN MODE BCLK CS F2812 FSX0 FSR0 DX0 DR0 AIC23 LRCOUT DIN MICIN DOUT LOUT

2812与TLV320AIC23的连接示意图

语音信号的输入：AIC23通过其中的AD转换采集输入的语音信号，每采集完一个信号后，将数据发送到DSP的McBSP接口上，DSP可以读取到语音数据，每个数据为16位无符号整数，左右通道各有一个数值。

语音信号的输出：DSP可以将语音数据通过McBSP接口发送给AIC23,AIC的DA器件将它们变成模拟信号输出。

数字信号处理芯片:

为满足语音信号处理的实时性处理，语音信号采集与处理系统应具有高速数

据处理能力。本系统采用TMS320F2812芯片作为信号处理芯片。

音频CODEC模块：

本系统的CODEC模块以TLV320AIC23芯片为核心。TLV320AIC23是一个高性能的多媒体数字语音编解码器，它的内部ADC和DAC转换模块带有完整的数字滤波器。数据传输宽度可以是16位，20位，24位和32位，采样频率范围支持从8Khz到9Khz。在ADC采集达到96-dBA，能够高保真的保存音频信号。在DAC转换达到96Khz时噪声为100-dBA，能够高品质的数字回访音频，在回放时仅仅减少23Mw。 TLV320AIC23详细指标：

+高品质的立体声多媒体数字语音编解码器。 *在ADC采用48KHZ采样率是噪音90-dB。 *在DAC采用48KHZ采样率是噪音100-dB。

*1.42V-3.6V核心数字电压：兼容TIF28xDSP内核电压。 *2.7V-3.6V缓冲器和模拟：兼容TIF28xDSP内核电压。 *支持8KHZ-9KHZ的采样频率。 +软件控制通过TIMcBSP接口。

+音频数据输入输出通过TIMcBSP接口。

AIC23 芯片是通过2812的mcbsp借口来控制和传输音频数据的。

电源模块：F2812属于低功耗定点芯片，采用双电源供电。电源由内核电源

(CVdd)和I/O电源(DVdd)两部分构成，其中内核电源为1.8V，I／O电源为3.3V。内核电源采用1.8V供电可以降低功耗；I／O电源采用3.3V供电使得芯片可以直接与外部低压器件接口，而不需要额外的电平转换电路。本系统采用TI公司的TPS73HD318（简称HD318）作为电源输入芯片，HD318提供的两路输出电压一路为1.8V、一路为3.3V。另外该芯片提供的宽度为200ms的低电平复位脉冲还可以用来作为F2812的上电复位信号。AIC23芯片具有单电源(5V电源)和双电源(3V数字电源+5V模拟电源)两种供电模式，本系统选择双电源供电模式，这样AIC23和F2812之间就可以直接联接而不需要其它电平转换芯片。

PLL时钟电路：锁相环（PLL）模块主要用来控制DSP内核的工作频率，外

部提供一个参考时钟输入，经过锁相环倍频或分频后提供给DSP内核。C281x数字信号处理器能够实现1.5-10倍的倍频。

本文来源：https://www.bwwdw.com/article/6jt8.html