CH355DS1

CH355中文手册

１

PCI总线四串口芯片CH355

中文手册 版本： 1 http://wch.cn

1、概述

CH355是PCI总线的四串口芯片，包含四个兼容16C550的异步串口。异步串口支持最高4Mbps的通讯波特率，可以用于PCI总线的RS232串口扩展、带自动硬件速率控制的PCI高速串口、串口组网、RS485通讯等。下图为其一般应用框图。 TXD0/RTS0/DTR0 串口0 RXD0/CTS0/DSR0/RI0/DCD0 TXD1/RTS1/DTR1 串口1 RXD1/CTS1/DSR1/RI1/DCD1 PCI CH355芯片 PCI信号 总线 4串口 TXD2/RTS2/DTR2 串口2 RXD2/CTS2/DSR2/RI2/DCD2 TXD3/RTS3/DTR3 串口3 RXD3/CTS3/DSR3/RI3/DCD3

2、特点

● PCI总线的四通道异步串口。

● 完全独立的4个异步串口，兼容16C450、16C550、16C552及16C554并且有所增强。 ● 支持5、6、7或者8个数据位以及1或者2个停止位。 ● 支持奇、偶、无校验、空白0、标志1等校验方式。

● 可编程通讯波特率，支持115200bps以及最高达4Mbps的通讯波特率。 ● 内置16字节的FIFO先进先出缓冲器，支持4个FIFO触发级。

● 支持MODEM调制解调器信号CTS、DSR、RI、DCD、DTR、RTS，可由75232芯片转成RS232电平。 ● 支持硬件流控制信号CTS和RTS自动握手和自动传输速率控制，兼容TL16C550C。 ● 支持串口帧错误检测、支持Break线路间隔检测。 ● 支持全双工和半双工串口通讯。

● 提供两线串行主机接口，可以挂接类似24C0X的串口EEPROM器件用于存储非易失数据。 ● 可以在EEPROM器件中设定PCI板卡的设备标识（Vendor ID，Device ID，Class Code等）。 ● 驱动程序支持Windows 98/ME/NT4.0/2000/XP/Vista以及Linux。 ● 支持5V或者3.3V电源电压，支持串口低功耗睡眠模式。

● 芯片功能相当于CH365芯片加CH432芯片，提供6串口、8串口以及更多串口等应用方案。 ● LQFP-100无铅封装，兼容RoHS。

3、封装

CH355中文手册

封装形式 LQFP-100

塑体宽度 14mm x 14mm

２

引脚间距 0.5mm

19.7mil

封装说明 标准LQFP100贴片

订货型号 CH355L

4、引脚

引脚号 26,50,76,100 1,2,14,24,25, 41,51,52,75,86 3,53,56,73,74

引脚名称 VCC GND NC.

类型 电源 电源 空脚

引脚说明 正电源端 公共接地端 禁止连接

类型 输入 输入

引脚说明

系统复位信号线，低电平有效 系统时钟信号线，上升沿有效

RST CLK

三态输出 及输入

地址和双向数据复用信号线

输入

总线命令和字节使能复用信号线

4.1. 电源线

4.2. PCI总线信号线

引脚号 85,99 87 31-38, 27-29, 19-23, 4-10, 98, 88-95 30,18, 11,96

引脚名称

AD31～AD0

CBE3～CBE0

CH355中文手册

17 97 12 13 15 16

PAR IDSEL FRAME TRDY DEVSEL INTA

三态双向 输入 输入 三态输出 三态输出 开漏输出

３

奇偶校验信号线

初始化设备选择信号线，高电平有效 帧周期开始信号线，低电平有效 目标设备准备好信号线，低电平有效 目标设备选中信号线，低电平有效 INTA中断请求信号线，低电平有效

4.3. 串口0～串口3信号线

引脚号 49/64 72/84 48/63 71/83 47/62 70/82 46/61 69/81 45/60 68/80 44/59 67/79 43/58 66/78 42/57 65/77

引脚名称 CTS0/CTS1 CTS2/CTS3 DSR0/DSR1 DSR2/DSR3 RI0/RI1 RI2/RI3 DCD0/DCD1 DCD2/DCD3 RXD0/RXD1 RXD2/RXD3 DTR0/DTR1 DTR2/DTR3 RTS0/RTS1 RTS2/RTS3 TXD0/TXD1 TXD2/TXD3

类型 输入 输入 输入 输入 输入 输出 输出 输出

引脚说明

MODEM信号，清除发送，低电平有效，内置弱上拉 MODEM信号，数据装置就绪，低电平有效，内置弱上拉 MODEM信号，振铃指示，低电平有效，内置弱上拉 MODEM信号，载波检测，低电平有效，内置弱上拉

异步串行数据输入，内置弱上拉电阻 MODEM信号，数据终端就绪，低电平有效

MODEM信号，请求发送，低电平有效

在半双工通讯时为串行数据正在发送状态指示，高有效

异步串行数据输出

4.4. 辅助信号线

引脚号 54 55 40 39

引脚名称 XI XO SCL SDA

类型 输入 输出 开漏输出 及输入 开漏输出 及输入

引脚说明

晶体振荡的输入端，需要外接晶体

晶体振荡的反相输出端，需要外接晶体及振荡电容 串口内部频率系数选择输入，内置上拉电阻， 可以外接串行EEPROM配置芯片24CXX的SCL引脚 外部配置芯片使能，高电平有效，内置下拉电阻， 可以外接串行EEPROM配置芯片24CXX的SDA引脚

5、配置

5.1. 外部配置芯片

CH355芯片的SDA引脚用于使能外部的串行EEPROM配置芯片，有两种状态：

SDA接地或者悬空，即SDA=0，则禁止外部配置；

SDA外接上拉电阻R2到VCC，则使能外部配置，电阻R2的阻值范围为2KΩ～10KΩ。 如果使能外部配置（SDA引脚上拉），那么CH355芯片会在每次开机或者PCI总线复位后检查外部的24CXX配置芯片中的数据，数据有效则自动加载到CH355芯片中替换默认的PCI识别信息。

配置芯片24CXX是一种4脚或者8脚封装的非易失串行EEPROM存储器，除了向CH355提供配置信息之外，还可以供应用程序自行保存一些其它参数。CH355支持以下型号的24CXX芯片：24C01（A）、

CH355中文手册

24C02、24C04、24C08、24C16等。

下表是配置芯片24CXX中的数据定义。

字节地址 01H-00H 03H-02H 04H 07H-05H 09H-08H 0BH-0AH 0CH 1FH-0DH 其它地址

简称 VID DID RID CLS SVID SID CFG RSVD APP

４

数据用途说明 默认值 厂商标识：Vendor ID 自定义 设备标识：Device ID 自定义 芯片版本：Revision ID 自定义 设备类代码：Class Code 070002H

子系统厂商标识：Subsystem Vendor ID 自定义

子系统标识：Subsystem ID 自定义

外部配置芯片有效标志，位7必须为0，位6必须为1，

4FH

位3～位0分别用于选择串口3～串口0的内部频率系数

（保留单元） 00H或FFH 用户或应用程序自定义单元

5.2. 串口内部时钟

CH355芯片内部具有时钟振荡器，只需要在XI和XO引脚之间连接一个晶体，并且为XO引脚对

地连接振荡电容，就能产生串口所需的外部时钟信号，如果不接晶体和电容，CH355芯片也可以通过XI引脚从外部时钟源直接输入时钟。

CH355芯片内部将XI引脚的外部时钟信号进行分频或倍频，分别产生各个串口的内部基准时钟。为了与现有计算机串口的16C550芯片兼容，默认的内部时钟频率是1.8432MHz，对应的最大串口波特率是115200bps。CH355芯片支持多种内部时钟频率，当内部时钟频率加倍时，如果应用软件不变，那么实际的通讯波特率也加倍，即应用软件设置为115200bps的串口实际为230400bps。

CH355芯片的串口可以由SCL引脚或者外部配置芯片中的CFG标志位选择分频或者倍频系数，将外部时钟的频率转换为两种内部时钟频率，从而支持更多更大的串口波特率。下表是根据SCL引脚、CFG标志位和外部晶体频率产生串口的内部时钟频率和最大串口波特率。表中CK2X是串口1/2/3的IER寄存器的位5；表中SCL=1是指SCL引脚接高电平（或者悬空），SCL=0是指SCL引脚接低电平（或者接地）；表中CFG是指外部配置芯片有效标志，CKnS（即CK0S～CK3S）分别为CFG的位0～位3。

串口0 串口1、串口2、串口3

寄存器控制位 CK2X=0并且 CK2X=1或者

SCL=1并且 SCL=0或者

引脚组合状态 SCL=1并且 SCL=0或者

CFG无效或CK0S=1 CFG有效且CK0S=0 CFG无效或CKnS=1 CFG有效且CKnS=0 内部频率系数 1/12分频 2倍频 1/12分频 2倍频

外部晶体频率 22.1184MHz 外部晶体频率 0.9216MHz 外部晶体频率 11.0592MHz 外部晶体频率

32MHz 外部晶体频率 18.432MHz 外部晶体频率 14.7456MHz

1.8432MHz 115.2Kbps

0.9216MHz 57.6Kbps

44.2368MHz 2.7648Mbps 1.8432MHz 115.2Kbps 22.1184MHz 1.3824Mbps 64MHz 4Mbps 36.864MHz 2.304Mbps 29.4912MHz 1.8432Mbps

1.8432MHz 115.2Kbps

0.9216MHz 57.6Kbps

44.2368MHz 2.7648Mbps 1.8432MHz 115.2Kbps 22.1184MHz 1.3824Mbps 64MHz 4Mbps 36.864MHz 2.304Mbps 29.4912MHz 1.8432Mbps

6、寄存器

CH355中文手册

５

6.1. 基本约定

6.1.1. 属性简写：R=完全只读，W=可读可写，S=只读但可以事先设定，….=省略号。 6.1.2. 数据的数制：如果以H结尾则为十六进制数，否则为二进制数。 6.1.3. 数值的通配符以及属性：r=保留（禁止使用），x=任意值，….=省略号。

6.2. PCI配置空间

类别

地址 01H-00H 03H-02H 05H-04H 07H-06H 08H 0BH-09H 0FH-0CH 13H-10H

标准 17H-14H PCI

设备 1BH-18H 配置

空间 1FH-1CH

23H-20H 2BH-24H 2DH-2CH 2FH-2EH 3BH-30H 3FH-3CH

40H 配置

寄存 41H 器等 7FH-42H

寄存器名称

VID厂商标识：Vendor ID DID设备标识：Device ID 命令寄存器：Command 状态寄存器：Status 芯片版本：Revision ID 设备类代码：Class Code

串口0基址： I/O Base Address 0

串口1基址： I/O Base Address 1

串口2基址： I/O Base Address 2

串口3基址： I/O Base Address 3 中断状态基址： I/O Base Address 4

子系统厂商标识： Subsystem Vendor ID 子系统标识：Subsystem ID

中断号和中断引脚等： Interrupt Line & Pin 配置控制寄存器CFG_CTRL 配置状态寄存器CFG_STAT

保留

寄存器属性

SSSS SSSS

RRRRRRRRRRRRRRRW RRRRRRRRRRRRRRRR

SS SSSSSS RRRRRRRR WWWWWWWWWWWWWWWW WWWWWWWWWWWWWRRR WWWWWWWWWWWWWWWW WWWWWWWWWWWWWRRR WWWWWWWWWWWWWWWW WWWWWWWWWWWWWRRR WWWWWWWWWWWWWWWW WWWWWWWWWWWWWRRR WWWWWWWWWWWWWWWW WWWWWWWWWWRRRRRR RRRR….RRRR

SSSS SSSS RRRR….RRRR RRRRRRRRRRRRRRRR RRRRRRRRWWWWWWWW

RRRRRRWW RRRRRRRR （禁止使用）

系统复位后默认值

4348H 7173H

0000000000000000 000000100000x000

10H 070002H 00000000H 0000000000000000 0000000000000001 0000000000000000 0000000000000001 0000000000000000 0000000000000001 0000000000000000 0000000000000001 0000000000000000 0000000000000001 0000….0000H

与VID相同 3473H 0000….0000H 0000000000000000 0000000100000000

x0xx0011 x000xxxx （禁止使用）

6.3. 配置寄存器的位

位址 属性 位的使用说明 位0 W 设定SDA引脚的输出值 位1 W 设定SCL引脚的输出值

配置控制寄存器CFG_CTRL

位4 R 输入SDA引脚的状态

（配置空间40H地址）

位5 R 输入SCL引脚的状态 位7 S 24CXX配置芯片使能状态

配置状态寄存器CFG_STAT 位0 S 串口0的内部频率系数CK0S （配置空间41H地址） 位1 S 串口1的内部频率系数CK1S

位2 S 串口2的内部频率系数CK2S

寄存器名称

位值=0 位值=1

低电平 高电平 低电平 高电平 低电平 高电平 低电平 高电平 禁用 启用 2倍频 由SCL定 2倍频 由SCL定 2倍频 由SCL定

CH355中文手册

位3 位7

S S

６

串口3的内部频率系数CK3S 24CXX配置数据有效状态 2倍频 由SCL定 无效 有效

6.4. 串口寄存器

CH355的串口兼容工业标准16550并有所增强，表中标为灰色的寄存器位为增强功能，除此之外

的寄存器可以参考单串口芯片16C550或者双串口芯片CH432的说明。串口0寄存器的实际地址为I/O基址0加表中的偏移地址，串口1寄存器的实际地址为I/O基址1加表中的偏移地址，串口2寄存器的实际地址为I/O基址2加表中的偏移地址，串口3寄存器的实际地址为I/O基址3加表中的偏移地址，除了SLP/CK2X寄存器位之外，串口0与串口1的寄存器都相同，串口1与串口2、串口3的寄存器都相同。表中DLAB为寄存器LCR的位7，X表示不关心DLAB值，RO表示寄存器只读，WO表示寄存器只写，R/W表示寄存器可读可写。

地 名

DLAB R/W 位7 位6 位5 位4 位3 位2 位1 位0 址 称

0 0 RO RBR 位7 位6 位5 位4 位3 位2 位1 位0 0 0 WO THR 位7 位6 位5 位4 位3 位2 位1 位0 1 0 R/W IER RESET LOWPOWER SLP/CK2X 0 IEMODEM IELINES IETHRE IERECV 2 X RO IIR FIFOENS FIFOENS 0 0 IID3 IID2 IID1 NOINT 2 X WO FCR RECVTG1 RECVTG0 0 0 0 TFIFORST RFIFORST FIFOEN 3 X R/W LCR DLAB BREAKEN PARMODE1 PARMODE0 PAREN STOPBIT WORDSZ1 WORDSZ0 4 X R/W MCR 0 0 AFE LOOP OUT2 OUT1 RTS DTR 5 X RO LSR RFIFOERR TEMT THRE BREAKINT FRAMEERR PARERR OVERR DATARDY 6 X RO MSR DCD RI DSR CTS △DCD △RI △DSR △CTS 7 X R/W SCR 位7 位6 位5 位4 位3 位2 位1 位0 0 1 R/W DLL 位7 位6 位5 位4 位3 位2 位1 位0 1 1 R/W DLM 位15 位14 位13 位12 位11 位10 位9 位8 下表是串口寄存器在上电复位或者PCI总线复位或者串口软复位之后的默认值。 寄存器名称 位7 位6 位5 位4 位3 位2 位1

IER 0 0 0 0 0 0 0 IIR 0 0 0 0 0 0 0 FCR 0 0 0 0 0 0 0 LCR 0 0 0 0 0 0 0 MCR 0 0 0 0 0 0 0 LSR 0 1 1 0 0 0 0 MSR DCD RI DSR CTS 0 0 0 SCR 保持 保持 保持 保持 保持 保持 保持 FIFO 复位，包括发送FIFO和接收FIFO TSR 复位，TSR是串口发送移位寄存器 RSR 复位，RSR为串口接收移位寄存器 其它 未定义

位0

0 1 0 0 0 0 0 保持

RBR：接收缓冲寄存器，如果LSR的DATARDY位为1则可以从该寄存器读取接收到的数据。如果FIFOEN

为1则从串口移位寄存器RSR接收到的数据首先被存放于接收FIFO中，然后通过该寄存器读出。 THR：发送保持寄存器，包括发送FIFO，用于写入准备发送的数据。如果FIFOEN为1则写入的数据

首先被存放于发送FIFO中，然后通过发送移位寄存器TSR逐个输出。 IER：中断使能寄存器，包括增强功能控制位以及串口中断使能。

RESET：该位置1则软复位该串口，该位能够自动清0，无需软件清0。

LOWPOWER：该位为1则关闭该串口的内部基准时钟，从而使该串口进入低功耗状态。

SLP/CK2X：串口0与串口1/2/3的该位用途不同，串口0是SLP，该位为1则关闭时钟振荡器，

CH355中文手册

７

从而使串口0与串口1/2/3全部进入睡眠状态，串口1/2/3是CK2X，该位为1则强制将外部时钟信号2倍频后作为串口1/2/3的内部基准时钟，并且不受CFG位CKnS的控制。 IEMODEM：该位为1则允许调制解调器输入状态变化中断。 IELINES：该位为1则允许接收线路状态中断。 IETHRE：该位为1则允许发送保持寄存器空中断。 IERECV：该位为1则允许接收到数据中断。 IIR：中断识别寄存器，用于分析中断源并处理。

FIFOENS：该位为FIFO启用状态，为1表示已经启用FIFO。 IIR寄存器位 优先 清中断

中断类型 中断源

方法 IID3 IID2 IID1 NOINT 级

没有中断产生 没有中断

接收线路状态 OVERR、PARERR、FRAMEERR、BREAKINT 读LSR 接收数据可用 接收到的字节数达到FIFO的触发点 读RBR 接收数据超时 超过4个数据的时间未收到下一数据 读RBR

发送保持寄存器空， 读IIR

0 0 1 0 3 THR寄存器空

IETHRE从0变1可以重新使能中断 或写THR

0 0 0 0 4 MODEM输入变化 △CTS、△DSR、△RI、△DCD 读MSR FCR：先进先出缓冲区FIFO控制寄存器，用于使能和复位FIFO。

RECVTG1和RECVTG0：设置接收FIFO的中断和硬件流控制的触发点，00对应1个字节，即接收满1个字节产生接收数据可用的中断，并在使能硬件流控制时自动无效RTS引脚，01对应4个字节，10对应8个字节，11对应14个字节。

TFIFORST：该位置1则清空发送FIFO中的数据（不含TSR），该位能够自动清0，无需软件清0。 RFIFORST：该位置1则清空接收FIFO中的数据（不含RSR），该位能够自动清0，无需软件清0。 FIFOEN：该位为1则启用FIFO，该位清0则禁用FIFO，禁用FIFO后为16C450兼容模式，相当于FIFO只有一个字节。

LCR：线路控制寄存器，用于控制串口通讯的格式。

DLAB：该位为除数锁存器存取使能，为1时才能存取DLL和DLM，为0时才能存取RBR/THR/IER。 BREAKEN：该位为1则强制产生BREAK线路间隔。

PARMODE1和PARMODE0：当PAREN为1时设置奇偶校验位的格式：00则奇校验，01则偶校验，10则标志位（MARK，置1），11则空白位（SPACE，清0）。

PAREN：该位为1则允许发送时产生和接收时校验奇偶校验位，为0则无奇偶校验位。 STOPBIT：该位为1则两个停止位，为0则一个停止位。

WORDSZ1和WORDSZ0：设置字长度，00则5个数据位，01则6个数据位，10则7个数据位，11则8个数据位。

MCR：调制解调器MODEM控制寄存器，用于控制MODEM输出。

AFE：该位为1则允许CTS和RTS硬件自动流控制。如果AFE为1，那么仅在检测到CTS引脚输入有效（低电平有效）时串口才继续发送下一个数据，否则暂停串口发送，当AFE为1时的CTS输入状态变化不会产生MODEM状态中断。如果AFE为1并且RTS为1，那么当接收FIFO空时，串口会自动有效RTS引脚（低电平有效），直到接收的字节数达到FIFO的触发点时，串口才自动无效RTS引脚，并能够在接收FIFO空时再次有效RTS引脚。使用硬件自动带率控制，可将己方的CTS引脚接到对方的RTS引脚，并将己方的RTS引脚送到对方的CTS引脚。 LOOP：该位为1则使能内部回路的测试模式。在内部回路的测试模式下，串口所有对外输出引脚均为无效状态，TXD内部返回到RXD（即TSR的输出内部返回到RSR的输入），RTS内部返回到CTS，DTR内部返回到DSR，OUT1内部返回到RI，OUT2内部返回到DCD。

OUT2：该位为1则允许该串口的中断请求输出，否则该串口不产生实际中断请求。 OUT1：该位为用户可定义MODEM控制位，没有连接实际输出引脚。 RTS：该位为1则RTS引脚输出有效（低电平有效），否则RTS引脚输出无效。 DTR：该位为1则DTR引脚输出有效（低电平有效），否则DTR引脚输出无效。 LSR：线路状态寄存器，用于查询方式分析串口状态。 0 0 0 1

0 1 1 1

0 1 0 0

1 0 0 0

无 1 2 2

CH355中文手册

８

RFIFOERR：该位为1表示在接收FIFO中存在至少一个PARERR、FRAMEERR或BREAKINT错误。 TEMT：该位为1表示发送保持寄存器THR和发送移位寄存器TSR全空。 THRE：该位为1表示发送保持寄存器THR空。

BREAKINT：该位为1表示检测到BREAK线路间隔。

FRAMEERR：该位为1表示正在从接收FIFO中读取的数据的帧错误，缺少有效的停止位。 PARERR：该位为1表示正在从接收FIFO中读取的数据的奇偶校验错。 OVERR：该位为1表示接收FIFO缓冲区溢出。

DATARDY：该位为1表示接收FIFO中有接收到的数据，读取FIFO中所有数据后，该位自动清0。 MSR：调制解调器MODEM状态寄存器，用于查询MODEM状态。

DCD：该位是DCD引脚的位反，为1表示DCD引脚有效（低电平有效）。 RI：该位是RI引脚的位反，为1表示RI引脚有效（低电平有效）。 DSR：该位是DSR引脚的位反，为1表示DSR引脚有效（低电平有效）。 CTS：该位是CTS引脚的位反，为1表示CTS引脚有效（低电平有效）。 △DCD：该位为1表示DCD引脚输入状态发生过变化。 △RI：该位为1表示RI引脚输入状态发生过变化。 △DSR：该位为1表示DSR引脚输入状态发生过变化。 △CTS：该位为1表示CTS引脚输入状态发生过变化。 SCR：用户可定义寄存器。

DLL和DLM：波特率除数锁存器，DLL是低字节，DLM是高字节，两者组成的16位除数用于由16位计

数器构成的串口波特率产生器。该除数 = 串口内部基准时钟 / 16 / 所需通讯波特率。如果串口内部基准时钟为1.8432MHz，所需波特率为9600bps，则除数=1843200/16/9600=12。

6.5. 专用状态寄存器

CH355的专用状态寄存器是只读寄存器，其实际地址为I/O基址4加20H。 名称 位7 位6 位5 位4 位3 位2 SSR 0 0 0 0 S3INT SSR：状态寄存器，用于查询芯片内部的各个中断状态等。

S3INT：该位是串口3的中断请求状态。 S2INT：该位是串口2的中断请求状态。 S1INT：该位是串口1的中断请求状态。 S0INT：该位是串口0的中断请求状态。

S2INT

位1 S1INT

位0 S0INT

7、功能说明

7.1. 查询与中断

CH355芯片的4个串口合用一个PCI中断请求引脚，所以在进入PCI中断服务程序后，首先应该分析出是否为CH355请求中断，以及是哪个串口的中断请求。当进入中断服务程序后，有专用状态分析和依次查询两种方法：

专用状态分析是指首先读取SSR专用状态寄存器，S0INT标志有效说明是串口0中断，S1INT标志有效说明是串口1中断，S2INT标志有效说明是串口2中断，S3INT标志有效说明是串口3中断，根据分析结果直接处理并退出，无中断则直接退出。

依次查询是指首先读取串口0的IIR寄存器，有中断则处理并退出，无中断则读取串口1的IIR寄存器，有中断则处理并退出，无中断则读取串口2的IIR寄存器，有中断则处理并退出，无中断则读取串口3的IIR寄存器，有中断则处理并退出，无中断则直接退出。

当确认是某个串口的中断后，如果有必要还可以进一步分析LSR寄存器，分析中断原因并处理。 如果串口工作于中断方式，那么需要设置IER寄存器以允许相应的中断请求，并设置MCR寄存器中的OUT2以允许中断输出。

CH355中文手册

９

如果串口工作于查询方式，那么无需设置IER和MCR的OUT2，只需查询LSR寄存器并分析处理。

7.2. 串口操作

具体操作可以参考单串口芯片16C550或者双串口芯片CH432的说明。

7.3. 应用说明

CH355芯片的串口输出引脚都是CMOS电平，兼容TTL电平，输入引脚能够兼容CMOS电平和TTL电平，通过外加RS232电平转换器，可以进一步转换为RS232串口。

CH355芯片的串口正常工作时需要外部向XI引脚提供时钟信号。一般情况下，时钟信号由CH355内置的反相器通过晶体稳频振荡产生。上电复位或者PCI总线复位后，PCI配置空间的命令寄存器的位0为0（禁止I/O空间），所以CH355自动关闭时钟振荡器，从而使串口0～串口3全部进入睡眠状态，直到CH355被分配I/O基址并且命令寄存器的位0为1才开启时钟振荡器。

异步串口方式下CH355芯片的引脚包括：数据传输引脚和MODEM联络信号引脚。数据传输引脚包括：TXD引脚和RXD引脚，默认都是高电平。MODEM联络信号引脚包括：CTS引脚、DSR引脚、RI引脚、DCD引脚、DTR引脚、RTS引脚，默认都是高电平。所有这些MODEM联络信号都可以作为通用IO引脚，由计算机应用程序控制并定义其用途。

CH355内置了独立的收发缓冲区及FIFO，支持单工、半双工或者全双工异步串行通讯。串行数据包括1个低电平起始位、5、6、7或8个数据位、0个或者1个附加校验位或者标志位，1个或者2个高电平停止位，支持奇校验/偶校验/标志校验/空白校验。CH355支持常用通讯波特率：1200、2400、4800、9600、19.2K、38.4K、57.6K、115.2K、230.4K、460.8K、921.6K、1.8432M、2.7648M等。串口发送信号的波特率误差小于0.2％，串口接收信号的允许波特率误差不小于2％。

在计算机端的Windows和Linux操作系统下，CH355的驱动程序能够兼容标准串口，所以绝大部分原串口应用程序完全兼容，通常不需要作任何修改。

CH355可以用于通过PCI总线为计算机扩展额外的高速RS232串口、支持自动硬件速率控制的高波特率串口、RS422或者RS485通讯接口等。

8、参数

8.1. 绝对最大值（临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏）

名称 TA TS VCC VIO

参数说明

工作时的环境温度

VCC=5V VCC=3.3V

储存时的环境温度

电源电压（VCC接电源，GND接地）

输入或者输出引脚上的电压

最小值 -40 -40 -55 -0.5 -0.5

最大值 85 65 125 6.0 VCC+0.5

单位 ℃ ℃ V V

8.2. 电气参数（测试条件：TA=25℃，VCC=5V，不包括连接PCI总线的引脚）

（如果电源电压为3.3V，则表中所有电流参数需要乘以40％的系数） 名称 参数说明 最小值 典型值 VCC 电源电压（请参考下面的注意事项） 3.3 5 ICC 工作时的电源电流 1 15 VIL 低电平输入电压 -0.5 VIH 高电平输入电压 2.0 VOL 低电平输出电压（4mA吸入电流） VOH 高电平输出电压（2mA输出电流） VCC-0.5

最大值

5.3 50 0.8 VCC+0.5 0.5

单位 V mA V V V V

CH355中文手册 IIN IUP1 IUP2 IUPscl IDN

１０

无上拉的输入端的输入电流 带弱上拉的输入端的输入电流 带上拉的输入端的输入电流 SCL引脚的上拉输入电流 带下拉的输入端的输入电流 3 18 150 -18 5 200 250 -30 10 170 350 400 -100 uA uA uA uA uA

注意事项：CH355的输入承受电压实际是电源电压加上0.5V，例如，当CH355工作于3.3V电源电压时，外部电路提供给CH355的输入电压不得超过3.8V。当CH355的电源电压低于4V时，PCI总线的主频不得超过33MHz，也就是说PCI总线不得超频工作。

8.3. 时序参数（测试条件：TA=25℃，VCC=5V，FCLK=33.3MHz，参考附图）

名称 FCLK FSCL FXI

参数说明

CLK输入频率（PCI总线的主频） 自动加载时SCL输出频率（两线接口主频）

XI输入频率、晶体频率

最小值 典型值 最大值 0 33.3 40 FCLK / 128 = 260 0.9216 22.1184 32

单位

MHz KHz MHz

9、应用

9.1. 四RS232串口（下图）

CH355中文手册

１１

这是基于CH355芯片的PCI四通道串口的电路。U2、U3、U4和U5是RS232电平转换芯片75232，P3、P4、P5和P6是10脚双排针或者DB9插针。晶体X1和电容C2用于时钟振荡电路。电容C1和C7～C12用于电源退耦，C7～C12是容量为0.1uF的独石或者高频瓷片电容，分别就近并联在CH355的四对电源引脚或者75232芯片的电源引脚上。

CH355属于高频数字电路，应该考虑信号阻抗匹配，在设计PCB板时需要参考PCI总线规范。建议CH355的PCI信号线的长度都小于35mm，尽量走弧线或者45度线，避免直角或者锐角走线，并且尽量将信号走线布在元件面，而在PCB背面保留大面积的接地覆铜。CH355的PCI时钟线CLK的长度尽量保持在50mm～65mm之间，并且不宜靠近其它信号线，建议在CLK两侧及PCB背面布置接地线或者覆铜，以减少周边信号线的干扰。

9.2. 连接配置芯片（下图）

这是CH355与外部配置芯片24C02的连接图，电阻R2用于SDA上拉。 网站上提供了Windows系统下的在线配置工具软件，可以对插在计算机中的CH355插卡进行数据编程和参数设置。

CH355中文手册

１１

这是基于CH355芯片的PCI四通道串口的电路。U2、U3、U4和U5是RS232电平转换芯片75232，P3、P4、P5和P6是10脚双排针或者DB9插针。晶体X1和电容C2用于时钟振荡电路。电容C1和C7～C12用于电源退耦，C7～C12是容量为0.1uF的独石或者高频瓷片电容，分别就近并联在CH355的四对电源引脚或者75232芯片的电源引脚上。

CH355属于高频数字电路，应该考虑信号阻抗匹配，在设计PCB板时需要参考PCI总线规范。建议CH355的PCI信号线的长度都小于35mm，尽量走弧线或者45度线，避免直角或者锐角走线，并且尽量将信号走线布在元件面，而在PCB背面保留大面积的接地覆铜。CH355的PCI时钟线CLK的长度尽量保持在50mm～65mm之间，并且不宜靠近其它信号线，建议在CLK两侧及PCB背面布置接地线或者覆铜，以减少周边信号线的干扰。

9.2. 连接配置芯片（下图）

这是CH355与外部配置芯片24C02的连接图，电阻R2用于SDA上拉。 网站上提供了Windows系统下的在线配置工具软件，可以对插在计算机中的CH355插卡进行数据编程和参数设置。

本文来源：https://www.bwwdw.com/article/6i03.html