2006年7月至2010年7月计算机组成原理试题总

2006年7月至2010年1月计算机组成原理试题总汇

一、 选择题： 第一章 概述

1、冯.诺依曼机的工作方式的基本特点是 B

A. 多指令流单数据流

B. 按地址访问并顺序执行指令 C. 堆栈操作

D. 存储器按内部选择地址

2、完整的计算机系统应该包括 D

A. 运算器、存储器和控制器

B. 外部设备和主机 C. 主机和实用程序

D. 配套的硬件设备和软件系统

3、迄今为止，计算机中的所有信息仍以二进制方式表示的原因是 ，计算机硬件能直接执行的只有 。 C

A. 节约元件，符号语言

B. 运算速度快，机器语言和汇编语言 C. 物理器件性能所致，机器语言 D. 信息处理方便，汇编语言

4、1946年研制成功的第一台计算机称为B ，1949年研制成功的第一台程序内存的计算机称为B

A . EDVAC，MARKI B. ENIAC，EDSCA C. ENIAC，MARKI D. ENIAC，UNIVACI

第二章 数据计算和表示

5、某机字长16位，采用定点小数原码表示，符号位为1位，尾数为15位，则可表示的最大正小数为 C ，最小负小数为 。 A. B. C. D.

?(2?(216?1)?1)?15，，

)?(1?2?(1?2?15))

)15?16?(1?2?(215，

?(1?2?15

?1)，

?(1?2?15)

第 1 页 共 19 页

6、某机字长32位，采用定点整数表示，符号位为1位，尾数为31位，则可表示的最大正数为 A ，最小负数为 。 A． +（2?1），—（2?1） B． +（2?1），—（2?1） C． +（2?1），—（2?1） D． +（2?1），—（1?313030313231312?31）

7、某机字长16位，采用原码定点小数表示，符号位为1位，数值位为15位，则可表示的最大正小数为（ ），最小负小数为（ ）。C

A. +（216-1），-（1-2-15） B. +（2-1），-（1-2） C. +（1-2-15），-（1-2-15）

15-15

D. +（2-1），-（1-2）

8、某机字长16位，采用定点整数表示，符号位为1位，尾数为15位，则可表示的最大正整数为 ，最小负整数为 。（ A ） A． +（2?1），—（2?1） B． +（2?1），—（2?1） C． +（2?1），—（2?1） D． +（2?1），—（1?A. （1010110）2 B. （512）8

C. （00101000）BCD D. （235）16

10、下列数中最小的数是 C

A. （101001）2 B. （52）8

C. （00101001）BCD D. （233）16

11、下列数中最小的数是 B

A. （1010011）2 B. （42）8

C. （10101000）BCD

D. （25）16

12、下列数中最小的数是 C

A. （1010010）2

第 2 页 共 19 页

1514151516151515-16

215）

9、下列数中最大的数是（ ）D

B. （512）8

C. （00101000）BCD D. （235）16

13、下列数中最小的数是 C

A. （101001）2

B. （52）8

C. （00111001）BCD

D. （101）16

14、两个补码数相加，只有在（ ）时有可能产生溢出 A A. 符号位相同 B. 符号位不同

C. 两个正数相加结果为正

D. 数值位产生向符号位的进位，符号位也向更高位产生进位

15、定点数补码加法具有两个特点：一是符号位 B ；二是相加后最高位上的进位要舍去。

A. 与数值位分别进行运算 B. 与数值位一起参与运算 C. 要舍去 D. 表示溢出

16、定点数补码加法具有两个特点：一是符号位与数值位一起参与运算；二是相加后最高位上的进位 C 。 A. 与数值位分别进行运算 B. 与数值位一起参与运算 C. 要舍去 D. 表示溢出

17、在定点数运算中产生溢出的原因是 C A. 运算过程中最高位产生了进位或借位

B. 参加运算的操作数超出了机器的表示范围 C. 运算的结果的操作数超出了机器的表示范围 D. 寄存器的位数太少，不得不舍弃最低有效位

18、两个补码数相加，只有在最高位相同时会有可能产生溢出，在最高位不同时 C A. 有可能产生溢出 B. 会产生溢出 C. 一定不会产生溢出 D. 不一定会产生溢出

19、偶校验码中的偶校验实现的是在K个（ f ）位之外，增加（ g ）个校验位，使得新得到的K＋1位的码字具有某种特性，即新的码字中取值为1的（ l ）总保持为（ n ），例如对应4位数据0101的校验位的值必定为（ a ），数据1101的校验位的值必定为（ g ），奇偶校验码中的码距为（ h ）。当一个选用偶校验规则的合法码字中的一个信息位出现错误时，可以发现这一出了错的码字中取值为（g ）的位数变成奇数，不再具有规定的特性。正是通过检查奇偶校验码的码字仍保持规定的特性来区分是否某一位信息出现了

第 3 页 共 19 页

错误。

a.0 b.存储容量 g.1 h.2 i.多个 n.偶数 o.奇数

c.4 d.一个 e.地址

j.控制 k.3 l.位数

f.数据

m.主存储器

第三章 运算器

1、运算器的主要功能是进行（ C ）

A. 逻辑运算 B. 算术运算

C. 逻辑运算和算术运算 D. 只作加法

2、在定点二进制运算器中，加法运算一般通过 D 来实现。 A. 原码运算的二进制加法器 B. 反码运算的二进制加法器 C. 补码运算的十进制加法器 D. 补码运算的二进制加法器

3、在定点二进制运算器中，减法运算一般通过（ ）来实现。D

A. 原码运算的二进制减法器

B. 补码运算的二进制减法器 C. 补码运算的十进制加法器 D. 补码运算的二进制加法器

4、在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有（ ），它一般用（ ）来实现。C A. 译码电路，与非门 B. 编码电路，或非门

C. 溢出判断电路，异或门 D. 移位电路，与或非门

5、长度相同但格式不同的2种浮点数，假设前者阶码短、尾数长，后者阶码长、尾数短，其他规定均相同，则它们可表示的数的范围和精度为（ ）。C A. 两者可表示的数的范围和精度相同 B. 前者可表示的数的范围大但精度低 C. 后者可表示的数的范围大且精度低 D. 前者可表示的数的范围大且精度高

6、长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为 B 。 A. 两者可表示的数的范围和精度相同 B. 前者可表示的数的范围大但精度低 C. 后者可表示的数的范围大且精度高 D. 前者可表示的数的范围大且精度高

7、定点数补码减法可直接用加法器完成，此时，符号位（ ）参与运算；并把

第 4 页 共 19 页

补码形式的减数诸位求反送加法器，再向最低位给出进位信号（ ）。B A. B. C. D.

与数值位分别进行运算，0 与数值位一起参与运算，1 与数值位分别进行运算，1 与数值位一起参与运算，0

8、运算器虽由许多部件组成，但核心部分是（ B ） A. 数据总线

B. 算术逻辑运算单元 C. 多路开关 D. 累加寄存器

9、在定点数运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用 来实现。（ C ） A 与非门 B 或非门 C 异或门 D 与或非门

第四章 指令系统

1、汇编语言要经过_______的翻译才能在计算机中执行。（ C ）

A．编译程序 B．数据库管理程序 C．汇编程序 D．文字处理程序 2、计算机硬件能直接识别和运行的只能是___A____程序。 A．机器语言 B．汇编语言 C．高级语言 D．VHDL

3、、在指令的寻址方式中，存储器直接寻址，操作数在 C 中，指令中的操作数是操作数的地址。

A. B. C. D.

通用寄存器 寄存器编号 内存单元 操作数本身

4、间接寻址是指 D 。 A. 指令中直接给出操作数地址 B. 指令中直接给出操作数 C. 指令中间接给出操作数 D. 指令中间接给出操作数地址 5、直接寻址是指 A 。 A. 指令中直接给出操作数地址 B. 指令中直接给出操作数

第 5 页 共 19 页

C. 指令中间接给出操作数 D. 指令中间接给出操作数地址 6、立即寻址是指 B 。 A. 指令中直接给出操作数地址 B. 指令中直接给出操作数 C. 指令中间接给出操作数 D. 指令中间接给出操作数地址 7、指令周期是指 C 。 A. CPU从主存取出一条指令的时间 B. CPU执行一条指令的时间

C. CPU从主存取出一条指令加上执行这条指令的时间 D. 时钟周期时间

8、在指令的寻址方式中，存储器间接寻址，操作数在内存单元中，指令中的操作数是（ B ）。 A. 操作数的地址 B. 操作数地址的地址 C. 操作数本身

D. 指令

9、在指令的寻址方式中，寄存器寻址，操作数在（ A ）中，指令中的操作数是（ B ）。 A通用寄存器 B寄存器编号 C内存单元 D 操作数的地址 E操作数地址的地址 F 操作数本身 G指令 10、基址寻址方式中，操作数的有效地址等于（ A ）

A 基址寄存器内容加上形式地址（偏移量） B 堆栈指针内容加上形式地址 C 变址寄存器内容加上形式地址 D 程序计数器内容加上形式地址

11、相对寻址方式中，求有效地址使用（ D ）加上偏移量。

A 基址寄存器内容 B栈指示器内容 C 变址寄存器内容 D 程序计数器内容

12、ADD R0，R1加法指令，按操作数的个数是分属于（ B），使用的寻址方式是（ E ）

A 单操作数 B 双操作数 C 无操作数 D 多操作数

E 寄存器寻址方式 F寄存器间接寻址方式 G 堆栈寻址方式 H 相对寻址方式 13、PUSH指令，按操作数的个数是分属于（A ），使用的寻址方式是（ E）和（G ）

A 单操作数 B 双操作数 C 无操作数 D 多操作数

E 寄存器寻址方式 F寄存器间接寻址方式 G 堆栈寻址方式 H 相对寻址方式

第 6 页 共 19 页

14、关于操作数的来源和去处，表述不正确的是（ D ） A. 第一个来源和去处是CPU寄存器 B. 第二个来源和去处是外设中的寄存器 C. 第三个来源和去处是内存中的存贮器 D. 第四个来源和去处是外存贮器

15、变址寻址方式中，操作数的有效地址等于（ ）C A. 基址寄存器内容加上形式地址（位移量） B. 堆栈指示器内容加上形式地址 C. 变址寄存器加上形式地址 D. 程序计数器加上形式地址

16、计算机的堆栈，通常是指（ C ）一部分，但遵循先进后出的原则。 A. 通用寄存器 B. 虚拟存储器 C. 内存 D. 外存

17、堆栈寻址的原则是B A. 随意进出 B. 先进后出 C. 先进先出 D. 后进后出

18、堆栈寻址的原则是B A. 随意进出 B. 后进先出 C. 先进先出 D. 后进后出

19、输入输出指令的功能是 C 。 （A）进行算术运算和逻辑运算 （B）进行主存与CPU之间的数据传送 （C）进行CPU和I/O设备之间的数据传送 （D）改变程序执行的顺序

20、执行一条指令的顺序是（ B ）。

①读取指令②执行指令③分析指令

A. ①②③ B. ①③② C. ③②① D. ②③①

第 7 页 共 19 页

第五章 控制器

1、在控制器中，必须有一个部件，能提供指令在内存中的地址，服务于读取指令，并接收下条将被执行的指令的地址，这个部件是 C 。 A. IP B. IR C. PC D. AR

2、组成硬连线控制器的主要部件有 B A. PC、IP B. PC、IR C. IR、IP D. AR、IP

3、组成组合逻辑控制器的主要部件有 B A. PC、IP B. PC、IR C. IR、IP D. AR、IP

4、微程序控制器中，机器指令与微指令的关系是 B A. 每一条机器指令由一条微指令来执行

B. 每一条机器指令由一段用微指令编成的微程序来解释执行 C. 一段机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成

5、相对指令流水线方案和多指令周期方案，单指令周期方案的资源利用率和性能价格比（ A ） A. 最低 B. 居中 C. 最高

D. 都差不多

6、程序计数器PC的位数取决于 ，指令寄存器IR的位数取决于 。（ B ） A. 机器字长，存储器的容量 B. 存储器的容量，指令字长 C. 指令字长，机器字长 D. 地址总线宽度，存储器容量

第六章 存储系统

1、计算机系统中的存储器系统是指 ，没有外部存储器的计算机监控程序可

第 8 页 共 19 页

以存放在 中。（ D ） A. B. C. D.

RAM，CPU ROM，RAM

主存储器，RAM和ROM 主存储器和外存储器，ROM

2、若主存每个存储单元为16位，则 B 。 A. 其地址线也为16位 B. 其地址线与16无关 C. 其地址线为8位 D. 其地址线与16有关

3、若主存每个存储单元存8位数据，则 B 。 A. 其地址线也为8位 B. 其地址线与8无关 C. 其地址线为16位 D. 其地址线与8有关

4、CPU通过指令访问主存所用的程序地址叫做 A 。 A. 逻辑地址 B. 物理地址 C. 虚拟地址 D. 真实地址

5、CPU通过指令访问Cache所用的程序地址叫做 A 。 A. 逻辑地址 B. 物理地址 C. 虚拟地址 D. 真实地址

6、下列说法中（ ）是正确的。C

A. 半导体RAM信息可读可写，且断电后仍能保持记忆

B. 半导体RAM是易失性RAM的，而静态RAM中的存储信息是不易失的

C. 半导体RAM是易失性RAM的，而静态RAM只有在电源不掉时，所存信息是不易失

的 D. EPROM是可改写的，因而也是随机存储器的一种 7、下列说法中（ ）是正确的。B A. 半导体ROM信息可读可写，且断电后仍能保持记忆 B. 半导体ROM是非易失性的，断电后仍然能保持记忆 C. 半导体ROM是非易失性的，断电后不能保持记忆

D. EPROM是可改写的，因而也是随机存储器的一种

8、在CPU与主存之间加入Cache，能够提高CPU访问存储器的速度， 情况下Cache的容量（ ）命中率（ ），因此Cache容量（ ）C

第 9 页 共 19 页

A. 越大，越高，与主存越接近越好

B. 越小，越高，与主存越差异大越好

C. 越大，越高，只要几百K就可达90%以上 D. 越小，越高，只要几K就可达90%以上

9、某一RAM芯片，其容量为512*8位，除电源端和接地端外，连同片选、/OE和读/写信号该芯片引出脚的最小数目为 D A、 23 B、25 C、 50 D、20

10、某计算机的字长是8位，它的存储容量是64KB，若按字编址，那么它的寻址范围应该是 B

A、 0—128K B、0—64K C、 0—32KB D、0—16KB

11、某计算机的字长是16位，它的存储容量是64KB，若按字编址，那么它的寻址范围应该是 B

A、 0—64K B、0—32K C、 0—64KB D、0—32KB

12、对磁盘进行格式化，在一个记录面上要将磁盘划分为若干 A ，在这基础上，又要将 A 划分为若干个A

A、 磁道，磁道，扇区 B、扇区，扇区，磁道 C、扇区，磁道，扇区 D、磁道，扇区，磁道

13、某一RAM芯片，其容量为1024*8位，除电源端和接地端外，连同片选、/OE和读/写信号该芯片引出脚的最小数目为（ B ） A、 23 B、20 C、17 D、19

14、在主存和CPU之间增加Cache的目的是（ C ） A. 扩大主存的容量

B. 增加CPU中通用寄存器的数量 C. 解决CPU和主存之间的速度匹配 D. 代替CPU中的寄存器工作

15、RAM芯片串联的目的是 ，并联的目的是 。（ B ） A. 增加存储器字长，提高存储器速度 B. 增加存储单元数量，增加存储器字长 C. 提高存储器速度，增加存储单元数量 D. 降低存储器的平均价格，增加存储器字长

16、虚拟存储器管理系统的基础是程序的局部性原理，因此虚存的目的是为了给每个用户提供比主存容量（ B ）的编程空间。 A. 小得多的逻辑 B. 大得多的逻辑 C. 小得多的物理 D. 大得多的物理

第 10 页 共 19 页

第七章 输入输出系统

1、在统一编址方式下，存储单元和I/O设备是靠指令中的 A 来区分的。 A. 不同的地址 B. 不同的数据 C. 不同的数据和地址 D. 上述都不对

2、在独立编址方式下，存储单元和I/O设备是靠指令中的 A 来区分的。 A. 不同的地址和指令代码 B. 不同的数据和指令代码 C. 不同的数据和地址 D. 不同的地址

3、在采用DMA方式高速传输数据时，数据传送是 B 。 A. 在总线控制器发出的控制信号控制下完成的 B. 在DMA控制器本身发出的控制信号控制下完成的 C. 由CPU执行的程序完成的 D. 由CPU响应硬中断处理完成的

4、在采用DMA方式高速传输数据时，数据传送是通过计算机的 D 传输的。 A. 控制总线

B. 专为DMA设的数据总线 C. 地址总线 D. 数据总线

5、在采用DMA方式的I/O系统中，其基本思想是在 B 之间建立直接的数据通道。 A. CPU与外围设备 B. 主存与外围设备 C. 外设与外设 D. CPU与主存

6、在单级中断系统中，CPU一旦响应中断，则立即关闭 C标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

A、 中断允许 B、中断请求 C、 中断屏蔽 D、中断响应

7、在计算机I/O系统中，在用DMA方式传送数据时，DMA控制器应控制（ D ） A. 地址总线 B. 数据总线 C. 控制总线

D. 以上都是

8、在计算机总线结构的单机系统中，三总线结构的计算机的总线系统由（ B ）组成。 A. 系统总线、内存总线和I/O总线

第 11 页 共 19 页

B. 数据总线、地址总线和控制总线

C. 内部总线、系统总线和I/O总线 D. ISA总线、VESA总线和PCI总线

9、计算机系统的输入输出接口是（ B ）之间的交接界面。 A. CPU与存储器 B. 主机与外围设备 C. 存储器与外围设备

D. CPU与系统总线

10、CPU输出数据的速度远远高于打印机的打印速度，为解决这一矛盾，可采用（ C ）。 A. 并行技术 B. 通信技术 C. 缓冲技术

D. 虚存技术

11、中断允许触发器用来（ D ）。 A. 表示外设是否提出了中断请求 B. CPU是否响应了中断请求 C. CPU是否正在进行中断处理 D. 开放或关闭可屏蔽硬中断

二、 判断题

1、采用变形补码进行加减法运算可以避免溢出。（ × ） 2、只有定点数运算才可能溢出，浮点数运算不会产生溢出（×）

3、变址寻址方式中，操作数的有效地址等于变址寄存器内容加上形式地址。（√ ） 4、间接寻址是指指令中间接给出操作数地址。（√）

5、程序计数器的位数取决于存储器的容量，指令寄存器的位数取决于指令字长。（ √ ） 6、程序计数器的位数取决于指令字长，指令寄存器的位数取决于机器字长。（×） 7、CPU访问存储器的时间是由存储器的容量决定的，存储器容量越大，访问存储器所需的时间越长。（ × ）

8、半导体ROM信息可读可写，且断电后仍能保持记忆。（ × ） 9、半导体RAM信息可读可写，且断电后仍能保持记忆。（×） 10、中断服务程序的最后一条指令是中断返回指令。（ √ ）

11、DMA传送方式时，DMA控制器每传送一个数据就窃取一个指令周期。（×） 12、引入虚拟存储系统的目的，是为了加快外存的存取速度。×

13、按主机与接口间的数据传送方式，输入/输出接口可分为串行接口和并行接口。√ 14、DMA控制器通过中断向CPU发DMA请求信号。× 15、变址寻址需要在指令中提供一个寄存器编号和一个数值。√

第 12 页 共 19 页

16、计算机的指令越多，功能越强越好。×

17、程序计数器PC主要用于解决指令的执行次序。√ 18、微程序控制器的运行速度一般要比硬连线控制器更快。× 19、ASCII编码是一种汉字字符编码；×

20、一般采用补码运算的二进制减法器，来实现定点二进制数加减法的运算；× 21、在浮点数表示法中，阶码的位数越多，能表达的数值精度越高；×

22、两个补码数相加，只有在最高位都是1时有可能产生溢出。（ × ）

23、相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之和。（ √ ） 24、指令是程序设计人员与计算机系统沟通的媒介；微指令是计算机指令和硬件电路建立联系的媒介。（ √ ）

25、半导体ROM是非易失性的，断电后仍然能保持记忆。（ √ ）

26、在统一编址方式下，CPU访问I/O端口时必须使用专用的I/O指令。（ × ） 27、海明校验码是对多个数据位使用多个校验位的一种检错纠错编码方案，不仅可以发现是否出错，还能发现是哪一位出错。（ √ ）

28、直接寻址是在指令字中直接给出操作数本身而不再是操作数地址。（ × ） 29、计算机中的流水线是把一个重复的过程分解为若干个子过程，每个子过程与其他子过程并行运行。（ √ ）

30、随着CPU速度的不断提升，程序查询方式很少被采用的原因是CPU与外设串行工作。（ √ ）

31、奇偶校验码可以检验奇数个位的出错，并能确定出错的位臵。（ × ）

32、指令系统中采用不同寻址方式的目的主要是缩短指令长度，扩大寻址空间，提高编程灵活性。（ √ ）

33、计算机中的流水线是把若干个子过程合成为一个过程，使每个子过程实现串行运行。（ × ）

34、在Cache的地址映射中，全相联映射是指主存中的任意一字块均可映射到Cache内任意一字块位臵的一种映射方式。（ √ ）

三、 计算题

1、已知X＝0.1101，Y＝－0.0111，求[X]原、[Y]原、[X]原、[Y]原、[X+Y]补。 [X]原=0.1101 [Y]原=1.0111

第 13 页 共 19 页

[X]补=0.1101 [Y]补=1.1001 [X+Y]补=0.0110

2、写出X=10111101，Y=-00101011的双符号位原码、反码、补码表示，并用双符号位补码计算数的差。

X=10111101 Y=-00101011 X-Y 原码 00 10111101 11 00101011 00 11101000 反码 00 10111101 11 11010100 00 11101000 补码 00 10111101 11 11010101 00 11101000 3、写出X=0.1101，Y=-0.0111的双符号位原码、反码、补码表示，并用双符号位补码计算数的和。

X=0.1101 Y=-0.0111 X+Y 00.1101 11.0111 00.0110 原码 反码 00.1101 11.1000 00.0110 补码 00.1101 11.1001 00.0110 4、写出X=10111101，Y= —00101011的原码和补码表示，并用补码计算两个数的差。 答：[X]原=0 10111101

[Y]原=1 00101011 [X]补=0 10111101 [Y]补=1 11010101 [X-Y]补=0 11101000

5、把正确的答案或选择写进括号内（二进制需要小数点后保留8位）。 （0.71）10＝（0.01110001）BCD＝（0.10110101）2＝（0.B5）16 （1AB）16＝（000110101011）2＝（427）10

6、将十进制数47化成二进制数，再写出它的原码、补码表示（符号位和数值位共8位）。 答：（47）10=（0101111）2

原码：0 0101111

补码：0 0101111 7、

第 14 页 共 19 页

8、把正确的答案或选择写进括号内（二进制有小数点的请保留8位）。

（0.625）10=（ 0.011000100101 ）BCD=（ 0.101 ）2=（ 0.A ）16 （1AA）16=（ 000110101010 ）2=（ 426 ）10

9、X=-0.1001 [X]原=（ 1 1001 ）[X]补=（ 1 0111 ）[-X]补=（ 0 1001 ）

Y=0.0101 [Y]原=（ 0 0101 ）[Y]补=（ 0 0101 ）[-Y]补=（ 1 1011 ） [X+Y]补=（ 1 1100 ） [Y-X]补=（ 0 1110 ）

10、（-0.10000）/0.11010=（ -0.10011 -0.10100 ）

11、X=-0.1101 [X]原=（ 1 1101 ）[X]补=（ 1 0011 ）[-X]补=（ 0 1101 ）

Y=0.0001 [Y]原=（ 0 0001 ）[Y]补=（ 0 0001 ）[-Y]补=（ 1 1111 ） [X+Y]补=（ 1 0100 ） [Y-X]补=（ 0 1110 ）

12、写出X=10111101，Y=-00101011的原码和补码表示，并用补码计算两个数的和。 [X]原=0 10111101 [Y]原=1 00101011 [X]补=0 10111101 [Y]补=1 11010101 [X+Y]补=0 10010010

13、将十进制数-0.288转换化成二进制数，再写出它的原码、反码、补码表示（符号位和数值位共8位）。

X=（-0.288）10=(-0.0100100)2 [X]原=1 0100100 [X]反=1 1011011 [X]补=1 1011100

四、 简答题

1、举例说明运算器中的ALU通常可以提供的至少5种运算功能，运算器中使用多累加器

第 15 页 共 19 页

的好处是什么？

答：ALU通常应提供加、减、与、或、异或等多种算术及逻辑运算功能；运算器中使用多累加器有利于减少运算器执行运算过程中访问内存储器的次数，即可以把一些中间结果暂存在累加器中，有利于提高计算机的运行效率。

2、简述计算机运算器部件的主要功能。 答：运算器部件是计算机五大功能部件中的数据加工部件。运算器的首要功能是完成对数据的算术和逻辑运算，由其内部的ALU承担。运算器的第二项功能是暂存将参加运算的数据和中间结果，由其内部的一组寄存器承担。另外，运算器通常还作为处理机内部传送数据的重要通路。

3、简述浮点运算器的作用，它由哪几部分组成？

答：浮点运算器是主要用于对计算机内的浮点进行运算的部件。浮点数通常由阶码和尾数两部分组成，阶码是整数形式的，尾数是定点小数形式的。这两部分执行的操作不尽相同，因 此，浮点运算器总是由处理阶码和处理尾数的这样两部分逻辑线路组成。

4、计算机指令中要用到的操作数一般可以来自哪些部件？

答：操作数的来源一是CPU内部的通用寄存器，二是外围设备（接口）中的一个寄存器，三是内存储器的一个存储单元。

5、确定一台计算机的指令系统并评价其优劣，通常应从哪几个方面考虑？ 答：主要从以下四个方面进行考虑：

（1）指令系统的完备性，常用指令齐全，编程方便；

（2）指令系统的高效性，程序占内存空间少，运行速度快；

（3）指令系统的规整性，指令和数据使用规则统一简单，易学易记；

（4）指令系统的兼容性，同一系列的低档计算机的程序能在新的高档机上直接运行。

6、一条指令通常由哪些部分组成？简述各部分的功能。

答：通常情况下，一条指令要由操作码和操作数两部分内容组成。其中第一部分是指令的操作码，它确定了本条指令是执行算术、逻辑、读写等多种操作中的哪一种功能，计算机为每条指令分配了一个确定的操作码。第二部分是指令的操作数地址，用于给出被操作的信息（指令或数据）的地址，包括参加运算的一或多个操作数所在的地址，运算结果的保存地址，程序的转移地址、被调用的子程序的入口地址等。

7、按照操作数的个数不同，把指令分成哪几种？答：按照操作数的个数不同，指令分为下面四种：（1）无操作数指令；（2）单操作数指令；（3）双操作数指令；（4）多操作数指令。

8、举例说明计算机中寄存器寻址、寄存器间接寻址方式，从形式地址到得到操作数的寻址处理过程。

（1） 寄存器寻址，形式地址为寄存器名（或编号），寄存器中的内容为操作数

（2） 寄存器间接寻址，形式地址为寄存器名（或编号），寄存器中的内容为操作数

地址，在读一次内存得到操作数

第 16 页 共 19 页

9、简单说明确定16位教学机指令系统的原则。

（1）尽可能小的指令集。

（2）指令系统要有一定的完备程度和有较好的典型性。 （3）适当的可扩成性。 （4）简化指令流程设计。

9、硬连线控制器是使用什么子部件来区分和表示指令不同的执行步骤的？它的基本工作原理是什么？

答：在硬连线控制器中，由节拍发生器（Timing）来区分指令不同的执行步骤的。 节拍发生器是由几个触发器电路实现的典型的时序逻辑电路，它为指令的每一个执行步骤提供一个节拍状态信号，而节拍状态的变换标明了一条指令执行步骤的次序关系。

10、简述控制器在整机中起到的作用和它的基本功能。 答：控制器部件是计算机的五大功能部件之一，其作用是向整机中包括控制器部件在内的每个部件提供协同运行所需要的控制信号。 计算机的最本质的功能是连续执行指令，而每一条指令往往又要分成几个执行步骤才得以完成。所以，控制器的基本功能是，依据当前正在执行的指令和它当前所处的执行步骤，形成并提供出在这一时刻整机各部件要用到的控制信号，并且决定下一步将进入哪个执行步骤。

11、计算机的存储器系统设计是如何实现“容量大”、“速度快”和“成本低”的要求的？ 答：将存储器系统设计成由高速缓冲存储器、主存储器和辅助存储器组成的多级结构。 其中高速缓冲存储器的存取速度与CPU速度处于同一个数量级，但其具有价格高、功耗大、集成度低的特点，所以不适合用作大容量的存储器；主存储器的存取速度略低，价格略高，具有集成度高、功耗低的特点，用来存储经常使用的数据或程序；辅助存储器是存取速度相对较慢但存储容量较大的存储器，用来存储不太常用的大部分程序和数据。

12、多级结构的存储器是由哪3级存储器组成的？每一级存储器使用什么类型的存储介质，这些介质的主要特性是什么？

答：多级结构的存储器是由高速缓存、主存储器和虚拟存储器组成的。高速缓冲存储器使用静态存储器芯片实现，主存储器通常使用动态存储器芯片实现，而虚拟存储器则使用快速磁盘设备上的一片存储区。前两者是半导体电路器件，以数字逻辑电路方式进行读写，后者则是在磁性介质层中通过电磁转换过程完成信息读写。

13、在计算机中，为什么要采用多级结构的存储器系统？每一级存储器解决的主要问题和主要欠缺是什么？

答：多级存储器系统，是围绕读写速度尚可、存储容量适中的主存储器来组织和运行的，并由高速缓冲存储器缓解主存读写速度慢、不能满足CPU运行速度需要的矛盾；用虚拟存储器更大的存储空间，解决主存容量小、存不下规模更大的程序与更多数据的难题，从而达到使整个存储器系统有更高的读写速度、尽可能大的存储容量、相对较低的制造与运行成本。高速缓冲存储器的问题是容量很小，虚拟存储器的问题是读写速度太慢。追求整个存储器系统有更高的性能/价格比的核心思路，在于使用中充分发挥三级存储器各自的优势。

14、什么是高速缓冲存储器？在计算机系统中它是如何发挥作用的？

第 17 页 共 19 页

答： 高速缓冲存储器，是一个相对于主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上CPU读写速度要求的矛盾。它的实现原理，是把CPU最近最可能用到的少量信息（数据或指令）从主存复制到Cache中，当CPU下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE中得到，从而提高了得到这些信息的速度，使CPU有更高的运行效率。

15、高速缓冲存储器在计算机系统中的主要作用是什么，用什么类型的存储器芯片实现，为什么？

答： 高速缓冲存储器，是一个相对于主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上CPU读写速度要求的矛盾。它的实现原理，是把CPU最近最可能用到的少量信息（数据或指令）从主存复制到Cache中，当CPU下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE中得到，从而提高了得到这些信息的速度，使CPU有更高的运行效率。

16、Cache有哪3种基本映像方式，直接映像方式的主要优缺点是什么？

答：Cache存储器通常使用3种映像方式，它们是全相联映像方式、直接映像方式、组相联映像方式。

直接映像是简单的地址映像，地址变换速度较快，且遇到冲突替换时，只要将所在的块替换出来，不需要替换算法，硬件实现更容易，但它的命中率略低。

17、开中断，关中断的含义是什么？他们的作用是什么？

答：通常是在CPU内部设臵一个“中断允许”触发器，只有该触发器被臵为“1”状态，才允许CPU响应中断请求，该触发器被臵为“0”状态，则禁止CPU响应中断请求。为此，在指令系统中，为操作“中断允许”触发器，应设臵“开中断”指令（臵“1”中断允许触发器）和“关中断”指令（清“0”中断允许触发器）。

18、解释术语：数据传送控制。

答：交换数据的过程中，通信设备的双方都需要对时间上的配合关系进行控制，这就是数据传送控制，或称为总线通信控制，通常又称为同步问题。常用的数据传送控制有同步通信和异步通信两种方式。

19、解释术语：总线周期

答：总线周期通常指的是通过总线完成一次内存读写操作或完成一次输入输出设备的读写操作所必需的时间。依据具体的操作性质，可以把一个总线周期区分为内存读周期、内存写周期、I/O读周期和I/O写周期等4种类型。

20、什么是总线仲裁？ 答：数据传输总要在计算机的两个部件之间进行，必须由总线主设备首先启动这次传输过程，即申请总线使用权并发出命令控制总线运行，而总线从设备在只能响应由主设备发出的命令并执行读写操作。当有多个总线主设备同时发出总线使用权的请求时，为了确保在任何时刻只有一个总线主设备使用总线传输数据，需要决定由其中某个设备获得总线使用权，这就是进行总线仲裁。与中断请求相似，这些主设备使用总线的优先级高低是不同的，总线仲裁器一定是把总线使用权优先分配给优先级高的主设备使用。

第 18 页 共 19 页

21、从功能区分，总线由哪3个部分（3种类型）组成，各自对计算机系统性能有什么影响。 答：计算机的总线从它们承担的功能可以分为数据总线、地址总线和控制总线3种类型，数据总线的位数和它的工作频率的乘积正比于数据传送的最高吞吐量，地址总线的位数决定了可以直接访问的内存空间范围。

22、简述总线的串行传送、并行传送、复用传送和数据包传送四种基本信息传输方式的特点。

答：串行传送方式是n位字长的数据通过一条通信信号线一位一位地传送；并行传送方式是字长n位的数据由n条信号线同时传送，数据传输的速度当然快多了； 复用传送方式也就是将数据分时分组传送的方式，它由同步信号控制，在一组通信线上采用分时的方法，轮流地并行传送不同组信号。这种方式减少了信号线的数目，提高了总线的利用率，同时也降低了成本，但影响了整体的传输速度；

数据包传送方式是将被传送的信息组成一个固定的数据结构，通常包含数据、地址和时钟等信息，这样减少了通信中同步操作的时间。

23、试说明程序直接控制方式的概念和主要缺点，并指出在完成输入/输出操作时的优缺点，在教学计算机中，是如何解决IN和OUT指令运行速度快、而串行接口电路输入输出速度慢二者之间的同步问题的？

答：程序直接控制方式，是指在用户程序中直接使用I/O指令完成输入/输出操作，它是由CPU通过查询设备的运行状态，来控制数据传送过程。它的缺点是严重影响系统运行性能。与I/O设备的速度比较，CPU要快得多，但发挥不出来，它的绝大多数时间花在查询等待上。CPU算题要与设备输入输出串行工作，多个设备也要串行输入输出，严重影响系统运行效率。

在教学计算机系统中，输入输出操作是选用程序直接控制方式运行的，CPU要通过查询接口的状态寄存器的内容来与设备的输入输出保持同步。在把一个字符送往串行接口之前，首先检查串行接口的状态寄存器的内容，以判断串行接口是否已经把前一个字符输出完毕，仅在输出完毕的情况下，才会向串行接口传送要输出的字符。对输入操作也一样，在到串行接口读取数据之前，首先检查串行接口的状态寄存器的内容，以判断串行接口中是否已经有了外部传送来的字符，仅在有了外部传送来的字符的情况下，才到串行接口中读取数据。

第 19 页 共 19 页

本文来源：https://www.bwwdw.com/article/6e1h.html