10本科组成原理补充习题

补充习题

第一章

一. 选择题

1. 目前我们所说的个人台式商用机属于______。

A. 巨型机 B. 中型机 C. 小型机 D. 微型机

A.

2. 将有关数据加以分类、统计、分析，以取得有利用价值的信息，我们称其为______。 A. 数值计算 B. 辅助设计 C. 数据处理 D. 实时控制 3. 目前的计算机，从原理上讲______。

A. 指令以二进制形式存放，数据以十进制形式存放 B. 指令以十进制形式存放，数据以二进制形式存放 C. 指令和数据都以二进制形式存放

D. 指令和数据都以十进制形式存放 4. 完整的计算机系统应包括______。

A. 运算器、存储器、控制器

B. 外部设备和主机 C. 主机和实用程序

D. 配套的硬件设备和软件系统

5. 存储器是计算机系统的记忆设备，主要用于______。

A. 存放程序 B. 存放软件 C. 存放微程序

D. 存放程序和数据

6. 计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，

最早提出这种概念的是______。 A. 巴贝奇 B. 冯. 诺依曼 C. 帕斯卡 D. 贝尔 7. 下列______属于应用软件。

A. 操作系统 B. 编译系统 C. 连接程序 D.文本处理 8. 1946年研制成功的第一台电子数字计算机称为______，1949年研制成功的第一台程序内

存的计算机称为______。

A．EDVAC ，MARKI B.ENIAC , EDSAC C. ENIAC , MARKI D.ENIAC , UNIVACI

9. 至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。

A．节约元件 B.运算速度快 C.物理器件性能所至 D.信息处理方便 10. 冯·诺依曼机工作的基本方式的特点是______。 A 多指令流单数据流 B 按地址访问并顺序执行指令 C 堆栈操作

D 存贮器按内容选择地址

二. 填空题

1. 计算机软件一般分为两大类：一类叫A.______,另一类叫B.______。操作系统属于 C.______ 类。 2. 数控机床是计算机在A.______方面的应用，邮局把信件自动分拣是在计算机B.______

方面的应用。 3．存储A.______并按B.______顺序执行,这是冯?诺依曼型计算机的工作原理。

4．计算机的A.______是计算机B.______结构的重要组成部分,也是计算机不同于一般电子

设备的本质所在。

5．在计算机术语中，将运算器和控制器合在一起称为A. ______，而将B. ______和存储器合在一起称为C. ______。

1. A.系统软件 B.应用软件 C.系统软件 3. A.程序 B.地址

5．A.CPU B.CPU C.主机

三. 简答题

1. 说明计算机系统的层次结构。

答：计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。

第二章

一. 选择题

1. 根据国标规定，每个汉字在计算机内占用______存储。

A. 一个字节 B. 二个字节 C. 三个字节 D. 四个字节 2. 下列数中最小的数为______。 A.（101001）2 B.（52）8 C.（2B）16 D.（44）10 3. 设X= —0.1011，则[X]补为______。

A. 1.1011 B. 1.0100 C. 1.0101 D. 1.1001 4. 下列数中最大的数是______。

A.（10010101）2 B.（227）8 C.（96）16 D.（143）10

5. 下列数中最小的数为______。

A. （101001）2 B. （52）8 C. （101001）BCD D. （233）16

6. 设X=－0.1011，则〔Ｘ〕补为______。

A. 1.1011 B. 1.0100 C. 1.0101 D. 1.1001 7. 机器数______中,零的表示形式是唯一的。

A. 原码 B. 反码 C. 补码 D. 任何码 8. 在计算机中，普遍采用的字母与字符编码是______。

A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码 9. 运算器的主要功能是进行______。

A. 逻辑运算 B. 算术运算 C. 逻辑运算和算术运算 D. 只作加法 10. （2000）10化成十六进制数是______。 A．（7CD）16 B.（7D0）16 11. 下列数中最大的数是______。

C.（7E0）16

D.（7FO）16

A．（10011001）2 B.（227）8 C.（98）16 D.（152）10 12. ______表示法主要用于表示浮点数中的阶码。

A. 原码 B. 补码 C. 反码 D. 移码 13. 在小型或微型计算机里，普遍采用的字符编码是______。

A. BCD码 B. 16进制 C. 格雷码 D. ASCⅡ码

14. 用32位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是______。 A. 0≤│N|≤1-2B. 0≤│N|≤1-2C. 0≤│N|≤1-2-30 D. 0≤│N|≤1-2-29 15. 下列有关运算器的描述中，______是正确的。

A.只做算术运算，不做逻辑运算 B. 只做加法

C.能暂时存放运算结果 D. 既做算术运算，又做逻辑运算 16. 设［X］补=1.x1x2x3x4,当满足______时，X > -1/2成立。

Ａ．x1必须为1，x2x3x4至少有一个为1 Ｂ．x1必须为1，x2x3x4任意 Ｃ．x1必须为0，x2x3x4至少有一个为1 Ｄ．x1必须为0，x2x3x4任意

17. 设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄

存器内为______。

A. 27H B. 9BH C. E5H D. 5AH 18. （2000）10化成十六进制数是______。

A．（7CD）16 B．（7D0）16 C．（7E0）16 D．（7F0）16 19. 下列数中最大的数是______。 A．（10010101）2 B．（227）8 C。（96）16 D．（143）5

20. 运算器虽有许多部件组成，但核心部分是______。

A．数据总线 B．算术逻辑运算单元 C．多路开关 D．累加寄存器 21. 定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是______。 A．-2─2-1 B．-2-1─2-1 C．-2+1─2 D．-2─2 22. 下列数中最小的数是______。

A．（101001）2 B．（52）8 C．（2B）16 D．（44）10 23. 已知X<0且[X]原 = X0.X1X2?Xn，则[X]补可通过______求得。

A．各位求反，末位加1 B．求补 C．除X0外求补 D．[X]反-1 24．算术 / 逻辑运算单元74181ALU可完成______。 A．16种算术运算功能 C．16种算术运算功能和16种逻辑运算功能

B．4位乘法运算和除法运算功能 D．16种逻辑运算功能

15

15

15

15

15

15

15

15

-32

-31

25．若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。

A．阶符与数符相同为规格化数 B．阶符与数符相异为规格化数

C．数符与尾数小数点后第一位数字相异为规格化数 D．数符与尾数小数点后第一位数字相同为规格化数

26．在定点二进制运算器中，减法运算一般通过______来实现。 A．原码运算的二进制减法器 B．补码运算的二进制减法器 C．原码运算的十进制加法器 D．补码运算的二进制加法器 27．下面浮点运算器的描述中正确的句子是：______。

A．浮点运算器可用阶码部件和尾数部件实现 B．阶码部件可实现加、减、乘、除四种运算 C．尾数部件只进行相加、相减和比较操作

D．尾数部件只进行乘法和减法运算

28．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是______。 A．11001011 B．11010110 C．11000001 D．11001001 29．按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是______。 A 全串行运算的乘法器 B 全并行运算的乘法器

C 串—并行运算的乘法器 D 并—串型运算的乘法器

二. 填空题

1. 汉字的A.______、B.______、C.______是计算机用于汉字输入、内部处理、输出三种不

同用途的编码。 2. 运算器的两个主要功能是：A.______，B.______。

3. 一位十进制数，用BCD码表示需A.______位二进制码 ，用ASCII码表示需B.______位二进制码。

4. 按IEEE754标准，一个浮点数由A.______、B.______、C.______三个域组成。 5．移码表示法主要用于表示A.______数的阶码E，以利于比较两个B.______的大小和 C.______操作。

6．为了运算器的A. _____，采用了B. _____进位，C. _____乘除法流水线等并行措施。 7．数的真值变成机器码可采用A. ______表示法，B. ______表示法，C.______表示法，移

码表示法。 8．一个定点数由A. ______和B. ______两部分组成。根据小数点位置不同，定点数有C.

______和纯整数之分。 9．74181是采用先行进位方式的4位并行加法器，74182是实现A.______进位的进位逻辑。 若某计算机系统字长为64位，每四位构成一个小组，每四个小组构成一个大组，为实现小组内并行、大组内并行，大组间串行进位方式，共需要B.______片74181和C.______片74182。

10．为运算器构造的A.______,运算方法中常采用B.______加减法C.______乘除法或补码乘除法。

1. A.输入编码（或输入码） B.内码（或机内码） C.字模码 3. A.4 B.7

5．A.浮点 B.指数 C.对阶 7．A.原码 B.补码 C.反码

三. 应用题

1. 请将十进制数（123.375）转化成二进制数、八进制数、十六进制数。

2. 机器数字长为8位（含1位符号位），当X= -127 （十进制）时，其对应的二进制表示，(X)原表示，(X)反表示，(X)补表示，(X)移表示分别是多少？ 3. 机器数字长为8位（含1位符号位），若机器数为81（十六进制），当它分别表示原码、补码、反码和移码时，等价的十进制整数分别是多少？ 解：原码： -1，补码： -127， 反码：-126，移码：+1。

4. 已知：X=0.1011,Y=－0.0101,求[X/2]补,[X/4]补[－X]补及[Y/2]补,[Y/4]补[－Y]补

解：[X]补 = 0.1011 [X/2]补 = 0.01011 [X/4]补 = 0.001011 [－X]补 = 1.0101

[Y] 补 = 1.1011 [Y/2]补 = 1.11011 [Y/4]补 = 1.111011 [－Y]补 = 0.0101

5．求十进制数-113的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。

56. 将十进制数3548转换成二进制数、八进制数、十六进制数和BCD数。 5解：（1）（3548）10=（162.A）16

5（2）（3548）10=（101100010.1010）2 5（3）（3548）10=（542.5）8

5（4）（3548）10=（001101010100.011000100101）BCD

7．已知 X = -0.01111,Y = +0.11001, 求[X]补,[-X] 补,[Y] 补,[-Y] 补,X+Y=?,X-Y=? 解：[ x ]原 = 1.01111 [ x ]补 = 1.10001 所以 ：[ -x ]补 = 0.01111 [ y ]原 = 0.11001 [ y ]补 = 0.11001 所以 ：[ -y ]补 = 1.00111 [ x ]补 11.10001 [ x ]补 11.10001 + [ y ]补 00.11001 + [ -y ]补 11.00111 [ x + y ]补 00.01010 [ x - y ]补 10.11000

所以： x + y = +0.01010 因为符号位相异，结果发生溢出

8．浮点数格式如下：1位阶符，6位阶码，1位数符，8位尾数，请写出规格化浮点数所能表示的范围（只考虑正数值）。 9． 若用IEEE754表示的浮点数X的二进制存储格式为（41360000）16，求其32位浮点数的

十进制值。

解：将16进制数展开后，可得二进制格式为

0 1000 0010 0110 1100 0000 0000 0000 000 ↑

S 阶码8位 尾数23位

指数e = 阶码-127 = 10000010-01111111 = 00000011 = （3）10

包括隐藏位1的尾数1.M = 1.011 0110 0000 0000 0000 0000 = 1.011011 于是有 X =（-1）×1.M×2 = +（1.011011）×2 = +1011.011 = （11.375）10 10．设[X]补 = X0.X1X2?Xn，求证： [X/2]补 = X0.X0X1X2?Xn 。 证明：

nSe3

因为 X = -X0 +?Xi2

-i

i?1n-I

n所以 X/2 = -X0/2 + 1/2?Xi2 = -X0 + X0/2 + 1/2?Xi2-i

i?1i?1

n = -X0 +?Xi2

i?0n-（i+1）

由于X/2=-X0 +?Xi2

i?0-（i+1）

根据补码与真值的关系便有：[X/2]补 = X0.X0X1X2?Xn

11. 某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。

（1） 串行进位方式 （2） 并行进位方式

解 ：（1）串行进位方式：

C1 = G1 + P1 C0 其中： G1 = A1 B1 ，P1 = A1⊕B1

C2 = G2 + P2 C1 G2 = A2 B2 ，P2 = A2⊕B2 C3 = G3 + P3 C2 G3 = A3 B3 , P3 = A3⊕B3 C4 = G4 + P4 C3 G4 = A4 B4 , P4 = A4⊕B4

(2) 并行进位方式：

C1 = G1 + P1 C0

C2 = G2 + P2 G1 + P2 P1 C0

C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0

C4 = G4 + P4 G3 + P4 P3 G2 + P4P3 P2 G1 + P4 P3 P2 P1 C0 其中 G1—G4 ，P1—P4 表达式与串行进位方式相同。

n12. 设[x]补 =x0.x1x2?xn 。 求证：x = -x0 +?i?1nxi2-i

13. 求证： [ X · Y ]补=[X]补 ? （-Y0 +?i?1 Yi ? 2-i ）

证明：设[x]补=x0x1x2?xn , [y]补=y0y1?yn

（1） 被乘数x 符号任意，乘数y符号为正。 根据补码定义，可得

[x]补 = 2+x=2+1 + x （mod 2 [y]补 = y 所以

[x]补·[y]补 = 2+1·y + x·y=2+1·（y1y2?yn）+x·y 其中（y1y2?yn）是大于0的正整数，根据模运算性质有 2·（y1y2?yn）= 2所以

n+1

n+1

n

n

n

n+1

）

（mod 2

n+1

）

n+1

[x]补·[y]补=2+x·y=[ x·y]补 （mod 2）

1 即 [ x·y]补=[x]补·[y]补=[x]补·y ○（2） 被乘数x 符号任意，乘数y符号为负。

[x]补=x0.x1x2?xn

[y]补=1.y1y2?yn=2+y （mod 2）

由此

y=[y]补－2=0.y1y2?yn －1

所以

x·y=x（y1y2?yn）－x

[ x·y]补=[ x（y1y2?yn）]补＋[-x]补

1 有 又 （y1y2?yn）>0，根据式 ○

[ x（y1y2?yn）]补 = [x]补（0.y1y2?yn）

所以

2 [ x·y]补= [x]补（0.y1y2?yn）＋[-x]补 ○（3） 被乘数x和乘数y符号都任意。

1和式○2两种情况综合起来，即得补码乘法的统一算式，即 将式○

[ x·y]补= [x]补（0.y1y2?yn）－[x]补·y0 = [x]补（-y0＋0.y1y2?yn）

n =[x]补 ? （-y0 + ?i?1yi ? 2-i ） 证毕

14. 设[X]补=01111，[Y]补=10011，用带求补器的补码阵列乘法器求出乘积

X·Y=？并用十进制数乘法验证。

解：设最高位为符号位，输入数据为[ x ]补 = 01111 [Y]补=10011

算前求补器输出后： x = 1111 y = 1101 1 1 1 1

× 1 1 0 1 1 1 1 1

0 0 0 0 乘积符号位运算： 1 1 1 1 x0⊕y0 = 0⊕1 = 1 + 1 1 1 1

1 1 0 0 0 0 1 1

算后求补级输出为00111101，加上乘积符号位1，最后得补码乘积值为 100111101 。

利用补码与真值的换算公式，补码二进制数的真值是：

x×y = -1×2 + 1×2 + 1×2 + 1×2 + 1×2 + 1×2 = -195 十进制数乘法验证： x×y = （+15）×（-13）= -195

15. 设有两个浮点数 N1 = 2j1 × S1 , N2 = 2j2 × S2 ,其中阶码2位，阶符1位，尾数四位，数符一位。设 ：j1 = (-10 )2 ,S1 = ( +0.1001)2 j2 = (+10 )2 ,S2 = ( +0.1011)2

求：N1 ×N2 ，写出运算步骤及结果，积的尾数占4位，要规格化结果，用原码阵列乘法器求尾数之积。

解： （1）浮点乘法规则：

N1 ×N2 =（ 2 ×S1）× （2 × S2） = 2

（2） 码求和：

j1

j2

（j1

8

5

4

3

2

0

+

j2）

×（S1×S2）

j1 + j2 = 0 （3）尾数相乘：

令被乘数S1 =0.1001，乘数S2 = 0.1011，尾数绝对值相乘得积的绝对值，积的符号位 =

0⊕0 = 0。按无符号阵乘法器运算得（步骤略）：N1 ×N2 = 2×0.01100011

（4）尾数规格化、舍入（尾数四位）

N1 ×N2 = （+ 0.01100011）2 = （+0.1100）2×2（-01）2

-53

16. 设有浮点数x=2×0.0110011,y=2×(-0.1110010),阶码用４位移码表示，尾数（含符

号位）用８位补码表示。求［x×y］浮。要求直接用补码完成尾数乘法运算，运算结果尾数仍保留８位（含符号位），并用尾数之后的４位值处理舍入操作。 解：移码采用双符号位，尾数补码采用单符号位，则有

[Mx]补=0.0110011,[My]补=1.0001110,[Ey]移=11 011,[Ey]补=00 011,[Ex]移=00 011, (1) 求阶码和

[Ex+Ey]移=[Ex]移+[Ey]补=00 011 + 00 011 = 00 110, 值为移码形式-2 （2）尾数乘法运算可直接采用补码阵列乘法器实现，即有 [Mx]补×[My]补= [0.0110011]补×[1.0001110]补 = [1.0011001,10010010]补 （3） 规格化处理

乘积的尾数符号位与最高数值位符号相反，已是规格化的数，不需要左规，阶码仍为00110。

（4） 舍入处理 尾数为负数，且是双倍字长的乘积，按舍入规则，尾数低位部分的前4位为1001，应作“入”，故尾数为1.0011010。 最终相乘结果为 [x×y]浮= 00 110, 1.0011010;其真值为 x×y= 2×(-0.1100110) 17. 已知x＝0.10011101, y＝0.1110，用不恢复余数除法求x／y＝？ 解： [-y]补=1.0010

被除数 0.10011101 减y 1.0010

-------------------------------------------------------------------

余数为负 1.10111101 < 0 => Q0 = 0

左移 1.0111101

加y 0.1110

---------------------------------------------------------------------

-2

0

余数为正 0.0101101 >0 => Q1 = 1 左移 0.101101 减y 1.0010

-------------------------------------------------------------------------

余数为负 1.110101 <0 => Q2 = 0

左移 1.10101 加y 0.1110

-------------------------------------------------------------------------

余数为正 0.10001 >0 => Q3 = 1

左移 1.0001

减y 1.0010

-------------------------------------------------------------------------

余数为正 0.0011 >0 => Q4 = 1 故得 商 Q = Q0.Q1Q2Q3Q4 = 0.1011

余数 R = 0.00000011

18．已知：x= 0.1011，y = - 0.0101，求：[ y ]补 。

12x]补，[

14 x]补，[ - x ]补，[

12y]补，[

14y]补，[ -

第三章

一. 选择题

1. 某计算机的字长16位,它的存储容量是64KB,若按字编址,那么它的寻址范围是______。

A. 0～64K

C. 0～64KB 2. EPROM是指______。

A. 读写存储器 B. 只读存储器

C. 可编程的只读存储器 D. 光擦除可编程的只读存储器 3. 在主存和CPU之间增加cache存储器的目的是______。

A. 增加内存容量 B. 提高内存可靠性

C. 解决CPU和主存之间的速度匹配问题 D. 增加内存容量，同时加快存取速度 4. 某单片机的系统程序，不允许用户在执行时改变，则可以选用______作为存储芯片。 A. SRAM B. 闪速存储器 C. cache D.辅助存储器

5.某寄存器芯片的存储容量为8K×1位，则它的地址线和数据线引脚相加的和为____。

A.11 B.12 C.13 D.14 6. 存储单元是指______。

A．存放一个机器字的所有存储元 B．存放一个二进制信息位的存储元

C．存放一个字节的所有存储元的集合 D．存放两个字节的所有存储元的集合 7. 机器字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。

A．0 - 1M B．0 - 1MB C．0 - 4M D．0 - 4MB

8. 某一SRAM芯片，其容量为512×8位，除电源端和接地端外，该芯片引出线的最小数目应为______。

A. 23 B. 25

C. 50 D. 19

B. 0～32K D. 0～32KB

9. EPROM是指______。

A．读写存储器 B．只读存储器

C．可编程的只读存储起器 D．光擦除可编程的只读存储器

10. 双端口存储器所以能高速进行读写，是因为采用______。

A．高速芯片 B．两套相互独立的读写电路 C．流水技术 D．新型器件 11. 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。

A. 64，16 B. 16，64 C. 64，8 D. 16，16 。 12. 交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。 A 模块式，并行，多个 B 模块式串行，多个

C 整体式，并行，一个 D 整体式，串行，多个 13. 存储器是计算机系统中的记忆设备,它主要用来______。

A. 存放数据 B. 存放程序 C. 存放数据和程序 D. 存放微程序 14．计算机系统中的存贮器系统是指______。

A. RAM存贮器 B. ROM存贮器 C. 主存贮器 D. 主存贮器和外存贮器 15. 相联存贮器是按______进行寻址的存贮器。

A. 地址方式 B. 堆栈方式 C. 内容指定方式 D. 地址方式与堆栈方式 16. 双端口存储器在______情况下会发生读/写冲突。

A. 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同

二. 填空题

1. 闪速存储器特别适合于A.______微型计算机系统，被誉为B.______而成为代替磁盘的一种理想工具。

2. 主存储器的性能指标主要是A.______、B.______、存储周期和存储器带宽。 3. 主存储器容量通常以KB表示，其中K=A.______;硬盘容量通常以GB表示，其中

G=B.______K。

4．由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

5．存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。

6．CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。

7. 双端口存储器和多模块交叉存储器属于A.______存储器结构。前者采用B.______技术，

后者采用C.______技术。 8. 闪速存储器能提供高性能、低功耗、高可靠性以及A.______能力，因此可作为B.______ 用于便携式电脑中。 9. 当今的CPU芯片除了包括定点运算器和控制器外，还包括A.______、B.______、运算器和C.______管理等部件。

10. 奔腾CPU中L2级cache的内容是A.______的子集，而B.______内容又是L2级cache

的子集。

11．广泛使用的A. ______和B. ______都是半导体随机读写存储器。前者的速度比后者快， 但C. ______不如后者高。

12．对存储器的要求是A. ______，B. ______，C. ______。为了解决这三方面的矛盾计算机采用多级存储体系结构。

13．Cache是一种A. ______存储器，是为了解决CPU和主存之间B. ______不匹配而采用

的一项重要硬件技术。现发展为多级cache体系，C. ______分设体系。 14．主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。其中组相联

方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来

说较为理想。

1. A.便携式 B.固态盘

3. A.1024 B.1024×1024（或220） 5.A.地址线 B.数据线 C.控制线 7. A.并行 B.空间并行 C. 时间并行 9. A.cache B.浮点 C.存储

11．A.SRAM B.DRAM C.集程度

13．A.高速缓冲 B.速度 C.指令cache与数据cache

三. 简答题

1. 请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？

答：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。

2. 什么是存储保护？通常采用什么方法？ 3. 什么是闪速存储器？它有哪些特点？

答：闪速存储器是高密度、 非易失性的读/写半导体存储器。从原理上看，它属于ROM型存

储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。

闪速存储器的特点：（1）固有的非易失性，（2）廉价的高密度，（3）可直接执行，（4）固态性能。

4． 提高存储器速度可采用哪些措施，请说出至少五种措施。

四. 应用题

1. 用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。 解: 存储器容量为64K×16位，其地址线为16位（A15—A0），数据线也是16位（D15—D0）

SRAM芯片容量为16K×8位，其地址线为14位，数据线为8位，因此组成存储器时须字

位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。

图B3.1

2． 现有一64K×2位的存储器芯片，欲设计具有同样存储容量的芯片，应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。 解: 设地址线x根，数据线y根，则

2·y=64K×2

x

若 y=1 x=17

y=2 x=16 y=4 x=15 y=8 x=14

因此，当数据线为1或2时，引脚之和为18 共有2种解答

3． 已知某8位机的主存采用半导体存储器，地址码为18位，采用4K×4位的SRAM芯片组

成该机所允许的最大主存空间，并选用模块条形式，问：

(1)若每个模块条为32K×8位，共需几个模块条？ (1) 每个模块条内有多少片RAM芯片?

(2) 主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？ 解: (2×8）/（32k×8）=8，故需8个模块

(32k×8）/（4k×4）=16，故需16片芯片 共需8×16=128片芯片

为了选择各模块，需使用3:8译码器 即3根地址线选择模条。

4． 设有一个具有20位地址和32位字长的存储器，问：

(1)该存储器能存储多少个字节的信息？

(2)如果存储器由512k×8位的SRAM 芯片组成，需多少片？

(3)需多少位地址作芯片选择？

5．某机字长32位，常规设计的存储空间≤32M ，若将存储空间扩至256M，请提出一种可

能方案。

解：可采用多体交叉存取方案，即将主存分成8个相互独立、容量相同的模块M0，M1，M2，?

M7，每个模块32M×32位。它各自具备一套地址寄存器、数据缓冲寄存器，各自以同等的方式与CPU传递信息，其组成结构如图B3.2：

18

图B3.2

CPU访问8个存贮模块，可采用两种方式：一种是在一个存取周期内，同时访问8个存贮模块，由存贮器控制它们分时使用总线进行信息传递。另一种方式是：在存取周期内分时访问每个体，即经过1 / 8存取周期就访问一个模块。这样，对每个模块而言，从CPU给出访存操作命令直到读出信息，仍然是一个存取周期时间。而对CPU来说，它可以在一个存取周期内连续访问8个存贮体，各体的读写过程将重叠进行。

6. 存储器容量为32字，字长64位，模块数m = 8，用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位，总线传输周期τ = 50ns。问该存储器的带宽是多少？

7．已知cache 命中率 H=0.98，主存比cache 慢四倍，主存存取周期为200ns，求cache/主存的效率和平均访问时间。 解： R=Tm/Tc=4；Tc=Tm/4=50ns

E=1/[R+（1-R）H]=1/[4+（1-4）×0.98]=0.94 Ta=Tc/E=Tc×[4-3×0.98]= 50×1.06=53ns。

8．CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，

已知cache存取周期为50ns,主存为250ns,求cache / 主存系统的效率和平均访问时间。

9．图B3.3所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端

和B组跨接端之间分别进行接线。74LS139是2:4译码器，使能端G接地表示译码器处

于正常译码状态。

要求：完成A组跨接端与B组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。

E000H

图B3.3

解：根据图B3.3中已知，ROM1的空间地址为0000H——3FFFH，ROM2的地址空

间地址为4000H——7FFFH，RAM1的地址空间为C000H——DFFFH，RAM2的地址空间为E000H——FFFFH。

对应上述空间，地址码最高4位A15——A12状态如下：

0000——0011 ROM1

0100——0111 ROM2 1100——1101 RAM1 1110——1111 RAM2

2:4译码器对A15A14两位进行译码，产生四路输出，其中 ：y0 = 00 对应ROM1 ， y1 = 01对应ROM2 ，y3 = 11 对应 RAM1和RAM2。然后用A13区分是RAM1（A13 = 0）还是RAM2（A13 = 1），此处采用部分译码。

由此，两组端子的连接方法如下：

1——5， 2——6， 3——7， 8——12， 11——14， 9———13 10．用16K × 1位的DRAM芯片构成64K × 8位的存贮器。要求： （1）画出该存储器组成的逻辑框图（要有分析过程）。

（2）设存贮器读/写周期均为0.5μs，CPU在1μs内至少要访存一次。试问采用哪种刷

新方式比较合理？

第四章

一、选择题

1. 程序控制类指令的功能______。 A. 进行算术运算和逻辑运算

B. 进行主存和CPU之间的数据传送

C. 进行CPU和I/O设备之间的数据传送 D. 改变程序执行的顺序

2. 以下四种类型指令中，执行时间最长的是______。

A. RR型 B. RS型 C. SS型 D.程序控制指令 3. 设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为______。

A. EA=(X)+D B. EA=(X)+(D) C.EA=((X)+D) D. EA=((X)+(D)) 4. 在指令的地址字段中，直接指出操作数本身的寻址方式，称为______。

A. 隐含寻址 B. 立即寻址 C. 寄存器寻址 D. 直接寻址 5. 在寄存器间接寻址方式中，操作数处在______。

A.通用寄存器 B.程序计数器 C.堆栈 D.主存单元 8. 描述汇编语言特性的概念中，有错误的句子是______。

A. 对程序员的训练要求来说，需要硬件知识 B. 汇编语言对机器的依赖性高

C. 用汇编语言编制程序的难度比高级语言小 D. 汇编语言编写的程序执行速度比高级语言快

8. 以下四种类型指令中，执行时间最长的是______。

A. RR型指令 B. RS型指令 C. SS型指令 D. 程序控制指令 9. 信息只用一条传输线，且采用脉冲传送的方式称为______。

A.串行传送 B.并行传送 C.并串型传送 D.分时传送

10. 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常

需采用______。

A．堆栈寻址方式 B．立即寻址方式 C．隐含寻址方式 D．间接寻址方式 11. 算术右移指令执行的操作是______。 A．符号位填0，并顺次右移1位，最低位移至进位标志位

B．符号位不变，并顺次右移1位，最低位移至进位标志位

C．进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 D．符号位填1，并顺次右移1位，最低位移至进位标志位

12. 变址寻址方式中，操作数的有效地址等于______。

A．基值寄存器内容加上形式地址（位移量） B．堆栈指示器内容加上形式地址（位移量） C．变址寄存器内容加上形式地址（位移量） D．程序记数器内容加上形式地址（位移量）

13. 用某个寄存器中操作数的寻址方式称为______寻址。

A 直接 B 间接 C 寄存器直接 D 寄存器间接

14. 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进

栈操作的动作顺序是（A）→MSP，(SP)-1→SP。那么出栈操作的动作顺序应为______。

A. (MSP)→A，(SP)+1→SP C. (SP-1)→SP，(MSP)→A 15．程序控制类指令的功能是______。 A．进行算术运算和逻辑运算

B．进行主存与CPU之间的数据传送 C．进行CPU和I / O设备之间的数据传送 D．改变程序执行顺序

B.(SP)+1→SP，(MSP)→A D.(MSP)→A， （SP）-1→SP

二、填空题

1. 条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A.______类指令，

这类指令在指令格式中所表示的地址不是B.______的地址，而是C.______的地址。 2. 从操作数的物理位置来说，可将指令归结为三种类型：存储器-存储器型，A.______，

B.______。

3. RISC的中文含义是A.______,CISC的中文含义是B.______和C.______。 4．指令寻址的基本方式有两种，A.______方式和B.______方式。

5．指令格式是指令用A.______表示的结构形式,通常格式中由操作码字段和B.______字段

组成。 6. 堆栈是一种特殊的数据寻址方式，它采用A.______原理。按结构不同，分为B.______

堆栈和C.______堆栈。

7．形成指令地址的方式，称为A.______方式，有B. ______寻址和C. ______寻址。 8．寻址方式按操作数的A.______位置不同，多使用B.______和C.______型,前者比后者执

行速度快。

1. A.程序控制类 B.操作数 C.下一条指令 3. A.精简指令系统计算机 B.复杂指令系统计算机 5. A.二进制代码 B.地址码 7．A.指令寻址 B.顺序 C.跳跃

三. 简答题

1. 在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的

执行时间最长？哪类指令的执行时间最短？为什么？ 答：寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄

存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。

四. 应用题

1. 若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。

解：操作码需用6位，操作数地址码需用10位。格式如下

6 10 10 10

OP D1 D2 D3

OP:操作码6位

D1 ：第一操作数地址，10位

D2 ：第二操作数地址，10位

D3 ：第三操作数地址，10位

2． 指令格式如下所示，其中OP为操作码，试分析指令格式特点： 15 10 7 4 3 0 OP

3．某机指令格式如图所示：

OP X D 15 10 9 8 7 0 图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X1进行变址；X=2时，用变址寄存器X2进行变址；X=3时，相对寻址。设（PC）=1234H，（X1）=0037H, (X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，H表示十六进制） (1)4420H (2)2244H (3)1322H (4)3521H (5)6723H 解：（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H

4. 指令格式如下所是，其中OP为操作码字段，试分析指令格式特点。

15 10 7 4 3 0 OP ---------- 源寄存器 基址存储器 位移量（16位）

源寄存器 目标寄存器 5．某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。

解：64条指令需占用操作码字段（OP）6位，这样指令余下长度为10位。为了覆盖主存64K字的地址空间，设寻址模式（X）2位，形式地址（D）8位，其指令格式如下： 15 10 9 8 7 0

OP X D 寻址模式定义如下：

X= 0 0 直接寻址 有效地址 E=D（256单元） X= 0 1 间接寻址 有效地址 E= (D）（64K） X= 1 0 变址寻址 有效地址 E= (R)＋D （64K）

X= 1 1 相对寻址 有效地址 E=（PC）＋D （64K） 其中R为变址寄存器（16位），PC为程序计数器（16位），在变址和相对寻址时，位移量D可正可负。

6. 指令格式结构如下所示，试分析指令格式特点。

15 12 11 9 8 6 5 3 2 0 OP 寻址方式 寄存器 寻址方式 寄存器 源地址 目标地址 7．假设机器字长16位，主存容量为128K字节，指令字长度为16位或32位，共有128条指令，8个通用寄存器，设计计算机指令格式，要求对内存有直接、立即数、相对、基值、间接、变址六种寻址方式。

解：由已知条件，机器字长16位，主存容量128KB/2 = 64K字，因此MAR = 16位，共128

条指令，故OP字段占7位。采用单字长和双字长两种指令格式，其中单字长指令用于

算术逻辑和I/O类指令，双字长用于访问主存的指令。 15 9 5 4 3 2 0 OP R1 R2

15 9 8 6 5 3 2 0

OP X R2 D 寻址方式由寻址模式X定义如下： X = 000 直接寻址 E = D（64K） X = 001 立即数 D = 操作数

X = 010 相对寻址 E = PC + D PC = 16位 X = 011 基值寻址 E = Rb + D ，Rb =16 位 X = 100 间接寻址 E = （D）

X = 101 变址寻址 E = RX + D ，RX = 16位

第五章

一、选择题

1. CPU主要包括______。

A.控制器

B.控制器、 运算器、cache

C.运算器和主存 D.控制器、ALU和主存 2. 在CPU中，跟踪后继指令地指的寄存器是______。

A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器 3. Intel80486是32是______位微处理器。

Ａ．16 Ｂ．32 Ｃ．48 Ｄ．64 4. 在CPU中当前正在执行的指令的寄存器是______。

A.主存地址寄存器 B.程序计数器 C.指令寄存器 D.状态条件寄存器 5. 下面描述RISC机器基本概念中，正确的表述是______

A.RISC机器不一定是流水CPU B.RISC机器一定是流水CPU

C.RISC机器有复杂的指令系统 D.其CPU配备很少的通用寄存器 6. 指令周期是指______。

A．CPU从主存取出一条指令的时间 B．CPU执行一条指令的时间 C．CPU从主存取出一条指令加上执行这条指令的时间 D．时钟周期时间 7. 同步控制是______。

A．只适用于CPU控制的方式 B．只适用于外围设备控制的方式 C．由统一时序信号控制的方式 D．所有指令控制时间都相同的方式 8. 微程序控制器中，机器指令与微指令的关系是______。

A．每一条机器指令由一般微指令编成的微程序来解释执行 B．每一条机器指令由一条微指令来执行

C．一段机器指令组成的程序可由一条微指令来执行 D．一条微指令由若干条机器指令组成

9. 在下述指令中，______指令包含的CPU周期数最多。

A. CLA B. ADD 30 C. STA 1 31 D. JMP 21 10. 以下叙述中正确描述的句子是：______。

A．同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B．同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 C．同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D．同一个CPU周期中，可以串行执行的微操作叫相斥性微操作

11. 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，

一个 m段流水CPU______。 A．具备同等水平的吞吐能力 B．不具备同等水平的吞吐能力 C．吞吐能力大于前者的吞吐能力 D．吞吐能力小于前者的吞吐能力 12．为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。

A、用程序计数器PC来产生后继微指令地址 B、用微程序计数器μPC来产生后继微指令地址

C、通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微

指令地址

D、通过指令中指定一个专门字段来控制产生后继微指令地址

二、填空题

1．操作控制器的功能是根据指令操作码和A.______，产生各种操作控制信号，从而完成B.______和执行指令的控制。

2．RISC机器一定是A._______CPU,但后者不一定是RISC机器,奔腾机属于B.______机器。 3. 多媒体CPU是带有A.______技术的处理器。它是一种B.______技术，特别适合于图像数据处理。

4．微程序设计技术是利用A.______方法设计B.______的一门技术。具有规整性、可维护 性、C .______等一系列优点。

5．一个较完善的指令系统应包含A. ______类指令，B. ______类指令，C. ______类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。 6．硬布线器的设计方法是：先画出A. ______流程图，再利用B. ______写出综合逻辑表达

式，然后用C. ______等器件实现。

7．CPU从A. ______取出一条指令并执行这条指令的时间和称为B. ______。由于各种指令

的操作功能不同，各种指令的指令周期是C. ______。 8．指令系统是表征一台计算机性能的重要因素，它的A. ______和B. ______不仅影响到机

器的硬件结构，而且也影响到C. ______。 9．当今的CPU 芯片除了包括定点运算器和控制器外，还包括A. ______，B. ______ 运

算器和C. ______管理等部件。

10．RISC指令系统的最大特点是：A. ______、B. ______、C. ______种类少。只有取数 /

存 数指令访问存储器。

11．并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。

概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。

12．流水CPU是以A. ______并行性为原理构造的处理器，是一种非常B. ______的并行技

术。目前的C. ______微处理器几乎无一例外的使用了流水技术。 13．硬布线控制器的基本思想是:某一微操作控制信号是A.______译码输出,B.______信号

和状态条件信号的逻辑函数。

1. A.时序信号 B.取指令。 3. A.MMX B.多媒体扩展结构。

5．A.数据传送 B.算术运算 C.逻辑运算。 7．A.存储器 B.指令周期 C.不相同的。 9．A. Cache B. 浮点 C. 存储

11．A.时间 B.空间 C.时间 + 空间并行

三、简答题

1. 请说明指令周期、机器周期、时钟周期之间的关系。

答：指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示，

CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。

2. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 3.简述CPU的主要功能。

答：CPU主要有以下四方面的功能：

（1）指令控制 程序的顺序控制，称为指令控制。

（2）操作控制 CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。 （3）时间控制 对各种操作实施时间上的控制，称为时间控制。

（4）数据加工 对数据进行算术运算和逻辑运算处理，完成数据的加工处理。 4．什么是RISC？RISC指令系统的特点是什么？ 5. 什么是CISC？CISC指令系统的特点是什么？

答：CISC是复杂指令系统计算机的英文缩写。其特点是： （1） 指令系统复杂庞大，指令数目一般多达2、3百条。 （2） 寻址方式多 （3） 指令格式多

（4） 指令字长不固定

（5） 可访存指令不加限制 （6） 各种指令使用频率相差很大 （7） 各种指令执行时间相差很大 （8） 大多数采用微程序控制器

四. 应用题

1. CPU结构如图所示，其中一个累加寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 (1) 标明图中四个寄存器的名称。

(2) 简述指令从主存取到控制器的数据通路。

(3) 数据在运算器和主存之间进行存/取访问的数据通路。

图B5.1

答：（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，

d为程序计数器PC

（2）主存 → 缓冲寄存器DR → 指令寄存器IR → 操作控制器

（3）存储器读：M → DR → ALU → AC； 存储器写：AC → DR → M

2．图B5.2所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存

贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。

图B5.2

设处理机格式为： 17 10 9 0

OP X 加法指令可写为“ADD X（R1）”。其功能是（AC0） + （（Ri） + X）→AC1，其中（（Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri为R1。试画出ADD指令从取指令开

始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。 解：加法指令“ADD X（Ri）”是一条隐含指令，其中一个操作数来自AC0，另一个操作数在

数据存贮器中，地址由通用寄存器的内容（Ri）加上指令格式中的X量值决定，可认为这是一种变址寻址。因此，指令周期的操作流程图如图B5.3：相应的微操作控制信号列在框图外。

图5.3

3．某计算机有8条微指令I1—I8，每条微指令所包含的微命令控制信号见下表，a—j 分别

对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。

解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性微命令信号组合在一个

小组中，进行分组译码。 经分析，（e ,f ,h）和（b, i, j）可分别组成两个小组或两个字段，然后进行译码，

可得六个微命令信号，剩下的a, c, d, g 四个微命令信号可进行直接控制，其整个控制字段组成如下：

01 c 01 b 直接控制 10 f 10 i a c d g 11 g 11 j × × × × × × × × 4位 2位 2位

4．某机主要功能部件如图5.4所示，其中Ｍ为主存，MBR为主存数据寄存器，MAR为主存地址寄存器，IR为指令寄存器，PC为程序计数器，Ｒ0~~Ｒ3为通用寄存器，Ｃ,Ｄ为暂存器

图5.4

（１） 请补充各部件之间的主要联结线，并注明数据流动方向

（２） 画出“ADD（Ｒ1），（Ｒ2）＋”指令周期流程图。该指令的含义是进行求和运

算，源操作数地址在Ｒ1中，目标操作数寻址方式为自増型寄存器间接寻址方式

（先取地址后加１）。

解：（1） 各功能部件联结成如图1所示数据通路：

图1

（2）“ADD （R1），（R2）+”指令是SS型指令，源操作数的地址在R1，操作数

在主存，所以是R1间接寻址。目的操作数也在主存，由R2间接寻址，但R2的内容要加1进行修改。 指令周期流程图如下：

(PC)?MAR 送当前指令地址到MAR(设当前指令地址已在PC中) M?MBR?IR 取出当前指令,(PC)+1为取下条指令做好准备 (PC)+1

译码 (R1)?MAR

取源操作数 M?MBR?C (R2)?MAR

取目的操作数

M?MBR?D (C)+(D)?MBR 两操作数相加

MBR?M,R2?D 写回主存中原来目的操作数的位置 (D)+1?R2 修改R2内容

第六章

一、选择题

1. 信息只用一条传输线 ，且采用脉冲传输的方式称为______。 A.串行传输 B.并行传输 C.并串行传输 D.分时传输 2.当采用______对设备进行编址情况下，不需要专门的I/O指令组。

A.统一编址法 B.单独编址法 C.两者都是 D.两者都不是 3. 系统总线中地址线的功能是______。

A. 用于选择主存单元地址 B. 用于选择进行信息传输的设备

C. 用于选择外存地址 D. 用于指定主存和I/O设备接口电路的地址 4.下面叙述中，______是正确的。

A.总线一定要和接口相连 B.接口一定要和总线相连

C.通道可以替代接口 D.总线始终由CPU控制和管理 5. 计算机使用总线结构的主要优点是便于实现积木化，同时______。 A. 减少了信息传输量 B. 提高了信息传输的速度 C. 减少了信息传输线的条数 D. 都不对 6. 在集中式总线仲裁中,______方式对电路故障最敏感。

A. 链式查询 B. 计数器定时查询 C. 独立请求 D. 都不对

7. 多总线结构的计算机系统，采用______方法，对提高系统的吞吐率最有效。

A.多口存储器 C.交叉编址多模块存储器

B. 提高主存速度 D. 都不对

8. 描述PCI总线中基本概念不正确的是______。

A. PCI总线是一个与处理器无关的高速外围总线

B. PCI总线的基本传输机制是猝发式传输 C. PCI设备不一定是主设备 D. 系统中只允许有一条PCI总线

二、填空题

1. 按照总线仲裁电路的位置不同，可分为A.______仲裁和B.______仲裁。

2. PCI总线采用A.______仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两条信号线与B.______相连。

3．计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用：A.______传送、

B.______传送和C.______传送。

4. 为了解决多个A.______同时竞争总线B.______，必须具有C.______部件。 1. A.集中式 B.分布式

3. A.并行 B.串行 C.复用

三、简答题

1. 说明总线仲裁的计数器定时查询方式工作原理。

答：计数器定时查询方式工作原理：总线上的任一设备要求使用总线时，通过BR线发出总

线请求。总线控制器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线的设备相一致时，该设备置“1”BS线，获得总线使用权，此时中止计数查询。

2. 总线的一次信息传送过程大致分哪几个阶段？

四. 应用题

1． 试画出三总线系统的结构图。 答：

CPU 内存 IOP（通道） I/O接口 I/O接口 2． 异步通信方式传送ASCII码，数据位8位，奇校验1位，停止位1位。计算当波特率为

4800时，字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？

第七章

一、选择题

1. 计算机的外围设备是指______。

A．输入/输出设备 C．外存储器

B．远程通信设备

D．除了CPU和内存以外的其它设备

2. 外存储器与内存储器相比，外存储器______。

A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度慢，容量大，成本高 3. 在微型机系统中,外围设备通过______与主板的系统总线相连接。

A. 适配器 B. 设备控制器 C. 计数器 D. 寄存器 4. 3．5英寸软盘记录方式采用______。

A. 单面双密度 B. 双面双密度

C. 双面高密度 D. 双面单密度

5. MO型光盘和PCD型光盘都是______型光盘。

A. 只读 B. 一次 C. 重写 D. 都不对 6. 带有处理器的设备一般称为______设备。

A. 智能化 B. 交互式 C. 远程通信 D. 过程控制 7. CRT的颜色数为256色，则刷新存储器每个单元的字长是______。

A．256位 B．16位 C．8位 D．7位

8. CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为______。

A．512KB B．1MB C．256KB D．2MB

二、填空题

1．软磁盘和硬磁盘的A.______、记录方式基本相同,但在B.______和C.______上存在较大差别。

1. A.存储原理 B.结构 C.性能

三、简答题

1. 什么是刷新存储器？其存储容量与什么因素有关？

答：为了不断地提供刷新图像的信号，必须把一帧图像信息存储在刷新存储器，也叫视频存

储器。其存储容量由图像灰度级决定。分辨率越高，灰度级越多，刷新存储器容量越大。 2．集中式仲裁有几种方式？

四. 应用题

1． 某双面磁盘每面有220道，内层磁道周长70cm，位密度400位/cm，转速3000转/分，问：

(1)磁盘存储容量是多少？ (2)数据传输率是多少？ 解：（1）每道信息量 = 400位/cm × 70cm = 28000位 = 3500B 每面信息量 = 3500B × 220 = 770000B 磁盘总容量 = 770000B × 2 = 1540000B

（2）磁盘数据传输率（磁盘带宽）Dr = r × N

N为每条磁道容量 N = 3500B

r为磁盘转速 r = 3000 转/60s = 50转/s

所以 Dr = 50/s × 3500B = 175000B/s

2． CD－ROM光盘的外缘有5mm的范围因记录数据困难，一般不使用，故标准的播放时间为60分钟, 模式2的每个扇区有2336字节。请计算模式2情况下光盘存储容量是多少？ 3． 何谓刷新存储器？其存储容量与什么因素有关？

答：为了不断提供刷新图像的信号，必须把一帧图像信息存储在刷新存储器，也叫视频存储

器。其存储容量由图像分辨率和灰度决定。分辨率越高，灰度级越多，刷新存储器容量越大。

第八章

一、选择题

1. 下述I/O控制方式中，主要由程序实现的是______。

A. PPU(外围处理机)方式 B. 中断方式 C. DMA方式 D. 通道方式

2.下面有关“中断”的叙述，______是不正确的。

A. 一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求 B. CPU响应中断时暂停运行当前程序，自动转移到中断服务程序 C. 中断方式一般适用于随机出现的服务

D. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作

3. 采用DMA方式传送数据时，每传送一个数据要占用______的时间。

A. 一个指令周期 B. 一个机器周期 C. 一个时钟周期 D. 一个存储周期 4. 为了便于实现多级中断，保存现场信息最有效的方式是采用______。

A. 通用寄存器 B. 堆栈 C. 存储器 D. 外存 5. 周期挪用方式多用于______方式的输入输出中。

A. DMA B. 中断 C. 程序传送 D. 通道

6. 并行I/O标准接口SCSI中，一个主适配器可以连接______台具有SCSI接口的设备。

A. 6 B. 7 C. 8 D. 10 7. 发生中断请求的条件是______。

A. 一条指令执行结束 B. 一次I/O操作开始 C. 机器内部发生故障 D. 一次DMA操作开始

8. 采用DMA方式传送数据时，每传送一个数据就要用一个______时间。

A. 指令周期 B. 机器周期 C. 存储周期 D. 总线周期

9. 通道对CPU的请求形式是______。

A．自陷 B．中断 C．通道命令 D．跳转指令 10. 中断向量地址是______。

A．子程序入口地址 B．中断服务例行程序入口地址 C．中断服务例行程序入口地址的地址 D．中断返回地址 11. SCSI接口以菊花链形式最多可连接______台设备。

A．7台 B．8台 C．6台 D．10台

12．为了使设备相对独立，磁盘控制器的功能全部转移到设备中，主机与设备间采用______

接口。 A、SCSI B、专用 C、ESDI D、RISC 13．I/O标准接口SCSI中，一块主适配器可以连接______台具有SCSI接口的设备。

A、6

B、7

C、8

D、10

二、填空题

1. 直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对A.______的控制，数据交换不经过CPU,而直接在内存和B.______之间进行。

2. DMA控制器传送采用以下三种方法：A.______、B.______、C.______。

3. 并行I/O接口A.______和串行I/O接口B.______是两个目前最具权威性和发展前景的标

准接口。 4. 通道与CPU分时使用内存，实现了A.______内部数据处理和B.______并行工作。 1. A.总线 B.I/O设备（或输入输出设备） 3. A.SCSI B.IEEE1394

三、简答题

1. 请说明程序查询方式与中断方式各自的特点。

答：程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，优点是硬件

结构比较简单，缺点是CPU效率低。中断方式是外围设备用来“主动”通知CPU，准备输入输出的一种方法，它节省了CPU时间，但硬件结构相对复杂一些。 2. 简要描述外设进行DMA操作的过程及DMA方式的主要优点。 答：(1）外设发出DMA请求

（2）CPU响应请求，DMA控制器从CPU接管总线的控制

（3）由DMA控制器执行数据传送操作 （4）向CPU报告DMA操作结束 （5）主要优点是数据传送速度快

3．外围设备的I/O控制方式分哪几类？各具有什么特点？ 答：

（1） 程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单 （2） 程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。 （3） 直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。

需更多硬件，适用于内存和高速外设之间大批交换数据的场合。 （4） 通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了

CPU的工作效率。 （5） 外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一

般处理机。

4. 举出三种中断向量产生的方法。

5．一个基本的DMA控制器应包括哪些逻辑构件？

答：应当包括：内存地址计数器、字计数器、数据缓冲寄存器、“DMA请求”标志、“控制/

状态”逻辑、中断机构等逻辑构件。 6．中断处理过程包括哪些操作步骤？

汇编语言

一. 选择题

1．十六进制数88H，可代表不同的意义，请找出错误的表示（ ）。

A. 无符号十进制数136 C. 压缩型BCD码十进制数88 2．8086的指令指针寄存器是（ ）。

A. IP B. SP

B. 带符号十进制数－120

D. 8位二进制数－8的补码表示

D. PSW

D. SUB AL, AL D. INC AX

C. BP

3．完成将累加器AL清零，并使进位标志CF清零，下面错误的指令是（ ）。 A. MOV AL, 00H B. AND AL, 00H 4．下列指令执行后总能使ZF＝1的是（ ）。

C. XOR AL, AL

A. AND AX, AX B. XOR AX, AX C. NOT AX 5．完成同指令XCHG AX，BX相同功能的指令或指令序列是（ ）。

A. MOV AX，BX C. PUSH AX D. MOV CX，AX

B. MOV BX，AX POP BX MOV AX，BX MOV BX，CX

6．设AL＝0B4H，BL＝11H，指令“MUL BL”和指令“IMUL BL”分别执行后OF，CF的值为（ ）。

A. OF＝1，CF＝0 B. OF＝1，CF＝1 C. OF＝0，CF＝0 D. OF＝0，CF＝1

7．在串操作指令前使用重复前缀指令REPE，终止串的重复操作条件是（ ）。

A. CX＝0且ZF＝0 C. CX＝0或ZF＝0

B. CX＝0且ZF＝1 D. CX＝0或ZF＝1

8．下面指令中，合理而有意义的指令是（ ）。

A. REP LODSB B. REP SCASB

C. REP CMPSB

D. REP MOVSB

9．在汇编语言程序中，对END语句的叙述正确的是（ ）。

A. END语句是一可执行语句

B. END语句表示程序执行到此结束

C. END语句表示源程序到此结束 D. END语句在汇编后要产生机器码 10．下面的数据传送指令中，错误的操作是（ ）。

A. MOV SS:[BX+DI],1000H C. MOV WORD PTR[BX],1000H

B. MOV DX,1000H D. MOV DS,2000H

11．下面指令执行后，变量DAB中的内容是（ ）。

DAW DW 2A05H DAB DB 0FAH

:

MOV AL，BYTE PRT DAW

SUB DAB，AL A. 0DAH B. 0FAH 12．执行下列指令后，正确的结果是（ ）。

MOV AL，100 MOV BL，－2

A. AL＝100H, BL＝02H C. AL＝64H, BL＝82H

B. AL＝64H , D. AL＝100H,

BL＝0FEH BL＝0FEH

C. 0F5H D. 0D0H

13．设数据段中已有：DA1 DB 12H，34H

DA2 DW 56H，78H

下面有语法错误的语句是（ ）。 A. ADR1 DW DA1

B. MOV DA1＋1，AX

C. MOV BYTE PTR DA2＋1，AL D. MOV WORD PTR DA1＋1，AX 14．实现将DX：AX中存放的32位数扩大四倍，正确的程序段是（ ）。

A. SHL AX，2 ROL DX，2 C. MOV CX，2

B. RCL AX，2 SHL DX，2 D. SHL AX，1 SHL AX，1 RCL DX，1

LOP：SHL AX，1 RCL DX，1

LOOP LOP RCL DX，1

15． 已知：DATA SEGMENT

TA1 DW 0102H，0304H，0506H

TA2 DB 02H，03H，04H DATA ENDS

:

MOV AX,DATA MOV DS,AX

MOV BX，DS：[0006H] AND BX，0FFH

AND BH，[BX]

上述指令序列运行后，BX的内容是（ ）。

A. 0605H C. 0606H

B. 0402H D. 0204H

16．当一个带符号数大于0FBH时程序转移，需选用的条件转移指令是（ ）。

A. JLE B. JNL C. JNLE D. JL 17．下面指令序列测试BH中的数是否为奇数，若为奇数则转移至K1处，横线处的指令应为（ ）。

TEST BH，01H

＿＿＿＿＿＿＿＿＿K1 A.JNE C. JS

B. JZ

D. JC

18．测试BL寄存器内容是否与数据4FH相等，若相等则转NEXT处执行，可实现的方法是（ ）。

A. TEST BL，4FH B. XOR BL，4FH C. AND BL，4FH D. OR BL，4FH JZ NEXT JZ NEXT JZ NEXT JZ NEXT 19. 在汇编语言程序的开发过程中使用宏功能的顺序是(C)。

A. 宏定义，宏调用 B. 宏定义，宏展开

C. 宏定义，宏调用，宏展开 D. 宏定义，宏展开，宏调用 20. 汇编语言源程序中，每个语句由四项组成，如语句要完成一定功能，那么该语句中不可

省略的项是(B)。 A. 名字项 B. 操作项 C. 操作数项 D. 注释项 21. 编写分支程序，在进行条件判断前，可用指令构成条件，其中不能形成条件的指令有(D)。 A. CMP B. SUB C. AND D. MOV 22. 使用DOS功能调用时，子程序的编号应放在寄存器中（A）

A. AH B. AL C. AX D. 任意指定

二、选择填空

1.宏定义开始的伪指令是___D__。

2.DF是程序状态字寄存器的______标志位。

3.对汇编语言源程序进行汇编时，使用的宏汇编程序文件名是___B__。 4.汇编语言程序中各语句的操作项可以是指令、伪指令或____的助记符。 5.CF是程序状态字寄存器中的___C___标志位。 选择项：A. 宏指令

B. MASM

C. 状态

D. MACRO E. 控制

三、现有: (AX)=2000H,(BX)=1200H,(CX)=0001H,(DX)=0000H,(SI)= 0002H, (DI)=0003H,

(DS)=3000H, (SS)=3000H, (SP)=0000H, (BP)=0010H,(31200H)=60H, (31201H)=01H, (31202H)=0F8H, (31203H)=0A0H, (31204H)=0BH

请在括号中写出以下各条指令独立执行完后目的存储单元的地址（或寄存器名）及内容。 (每小题2分, 共20 分)

目的单元地址 目的单元内容 ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )

1. SUB AX, 1100H 2. OR AX, AX

3. ADD AX, 1[1200] 4. PUSH WORD PTR [BX] 5. DEC BYTE PTR [1202] 6. NEG WORD PTR 2[BX]

7. SHL BYTE PTR 1200H[DI], CL 8. ROR WORD PTR [BX+SI+1], 1 9. MUL WORD PTR 2[BX] 10.LDS BX, [1200]

四、程序设计题

1. 编写程序段，用DOS的1号功能调用通过键盘输入一字符，并判断输入的字符。如字符是“Y”，则转向YES程序段；如字符是“N”，则转向NO程序段；如是其他字符，则

转向DOS功能调用，重新输入字符。(YES和NO分别是两程序段入口处的标号。)

2. 在BUF1和BUF2两个数据区中，各定义有10个带符号字数据，试编制一完整的源程序，

求它们对应项的绝对值之和，并将和数存入以SUM为首址的数据区中。

DATA SEGMENT

BUF1 DW -56，24，54，-1，89，-8?? BUF2 DW 45，-23，124，345，-265，? SUM DW 10DUP(0) DATA ENDS

3. 编写子程序段完成用单个字符输入的1号功能调用，从键盘输入10个字符，然后用2

号功能调用以相反的顺序显示输出这10个字符。 4. 编写程序段，实现32位有符号数除4（设M字单元中为低16位，M+2字单元中为高16

位）。 5. 编写程序段，把两个非压缩BCD码组合为一个压缩的BCD码，并存入DA3中。 DA1 DB XX；高位非压缩BCD码

DA2 DB XX；低位非压缩BCD码

DA3 DB ？

6. 设数据段中有N个有符号数，依次存放在从DAT开始的字单元中，编写一完整的程序，

找出其中最大的一个，并将其存入MAX字节单元中。 DATA SEGMENT

?

DAT DW XX，XX，XX，? N = ($ - DAT)/2

MAX DW ？

?

DATA ENDS

7. 编写一子程序，将AX中的数，按十进制用DOS的2号功能调用显示出来。

8. 编写一子程序，将从DAT开始依次存放的用ASCII码表示的五位十进制数（低地址存高

位，高地址存低位）转换成二进制数存放在AX中。 DATA SEGMENT

?

DAT DB 31H，32H，33H，34H，35H

?

DATA ENDS

9．编写子程序，将AX、BX、CX中存放的最大数存入字变量A中，AX、BX、CX的值不能变。 10. 编写子程序，将AX中的二进制数转换为十六进制数的ASCII码，存入以BX内容为起始

地址的连续字节单元中（低地址存十六进制数的高位）。

MAX DW ？

?

DATA ENDS

7. 编写一子程序，将AX中的数，按十进制用DOS的2号功能调用显示出来。

8. 编写一子程序，将从DAT开始依次存放的用ASCII码表示的五位十进制数（低地址存高

位，高地址存低位）转换成二进制数存放在AX中。 DATA SEGMENT

?

DAT DB 31H，32H，33H，34H，35H

?

DATA ENDS

9．编写子程序，将AX、BX、CX中存放的最大数存入字变量A中，AX、BX、CX的值不能变。 10. 编写子程序，将AX中的二进制数转换为十六进制数的ASCII码，存入以BX内容为起始

地址的连续字节单元中（低地址存十六进制数的高位）。

本文来源：https://www.bwwdw.com/article/6dmw.html