高速电路板设计指导书 - 图文

高速电路板设计指导书

一、微处理器内建A-D converter 时，前置增幅器周边的模拟/数字分离技巧

最近几年单片微机大多内嵌A-D Converter(以下简称为ADC)，封装这类微处理器时，必需防止模拟ADC 受到数字电路噪讯的影响。图8 是小型单片微机与ADC 用置增幅器(pre-amplifier)的电路图，图中的IC1 为输出入rail to rail的OP增幅器，它是ADC前置增幅器的10 倍电压gain非反相增幅电路；IC2 是dropout 定电压电源，它可以产生3.3V数字与模拟电路的电源；IC2 使用Renasas 公司开发的R8C/Tiny 系列小型微处理器，该芯片内建10 位循序比较型ADC，第14 号脚架(pin)除了可以输入模拟信号之外，同时也是ADC用模拟输入埠(port)。接着介绍 除外的表面封装组件，封装在双面印刷电路基板的技巧。

图8 内嵌A-D converter 的微处理器与前置增幅周边电路

图9 IC3周边电路的pattern 说明

1

图9 是接地与电源电路的基板图案。接地图案设计上的重点，必需明确分离模拟接地(以下简称为AGND)与数字接地(以下简称为DGND)，此处为配合电位因此采取单接点设计，如此设计可以防止数字电路的噪讯，造成ADC的转换精度降低等问题，因此图9 的AGND 与DGND 连接点设在IC3 的Vss端子(5 号脚架)附近。

本电路使用的微处理器接地端Vss 子只有一条，不过其它型号的IC 则将AGND 与DGND端子分离，因此必需将AGND 与DGND 的pattern作明确的分离与单点连接(图11)。电源电路需注意的是与IC2 输出入连接的C3，C5两电容的设置，因为未降低输出入端子的高频阻抗时，低dropout 电压的电源IC会有波动之虞，所以C3，C5尽量靠近IC2 设置，同时还需要缩减导线长度加粗导线宽度。

图10 AGND 与DGND 明确分离作单点连接

图11 是前置增幅周边电路的电路基板pattern，如图所示C2 设置在IC1 附近，由于电压复归型OP 增幅器反相输入端子的输入阻抗很高，极易受到外部噪讯的影响，所以图11 的电路基板图案，刻意缩短至反相输入端子(IC1 的3 号脚架)的导线长度，图中R3 是分割容量性负载与OP 增幅器输出端子的电阻，OP 增幅器与微处理器之间的导线很长时，该电阻必需尽量设置在OP增幅器附近。

图11 前置增幅器周边电路的pattern

描绘AGND时必需尽量降低AGND 本身的阻抗，实际布线图案除了采用full pattern之外，前置增幅器的输出入导线应用贯穿孔(through hole)设计，使导线绕到AGND 背面藉此

2

降低AGND 的阻抗。此外包含前置增幅器在内封装模拟电路的基板背面，不可有任何数字信号(包含DGND)流通，主要目的是要防止容量结合，造成数字电路的信号变成噪讯影响模拟电路的动作。

二、可发挥50MH z~6GHz宽带增幅特性的电路基板图案

图29 是由单芯片微波(MMIC: Monolithic Micro wave device)集成电路NBB-310 (RF Micro Devices)构成的频宽50MHz～6GHz宽带高频增幅器，NBB-310 高频组件采用AlGaAs HBT制程制作，因此可靠性相当高。

使用MMIC 的增幅器时，必需搭配适合的电路基板图案阻抗与组件，例如耦合电容、高频扼流圈(choke)、线圈(coil)(以下简称为RFC)时，才能发挥组件具有的功能。如NBB-310 技术数据的记载，偏压(bias)电流只需利用电阻与RFC 即可，不过本电路使用复合型晶体管构成的current mirror 电路，加上 NBB-310输出脚架的直流电压Level，会随着高频输入电力Level的变化，使用上述电阻与RFC 简易偏压电路的话，输入电力变时输出脚架的直流电压会降低，NBB-310 可能会有过电流流动之虞，所以偏压电路使用current mirror电路，藉此防止发生过电流现象。

图29 频宽50MHz～6GHz宽带高频增幅器的电路

图30 频宽50MHz～6GHz宽带高频增幅器的电路基板图案

3

频率超过2～3GHz必需谨慎选择印刷电路基板的材质，基本上不可使用传统FR4 玻璃环氧树脂，因此无铅且高频特性与FR4 玻璃环氧树脂相同的高Tg玻璃环氧树脂使用可能性大幅增加。一般而言高频电路通常会选用高频用低tan的基板材质，此外为抑制周围温湿度造成高频特性变动，因此必需将基板的温湿度一并列入考虑。图30 是频宽50MHz～6GHz 宽带高频增幅器的电路基板图案，如图所示micro strip line上方的2 个耦合电容C1、C2与C4、C5， 并联设在线路端缘(edge)可以改善insertion loss 与return loss 等高频特性。

频率超过GHz 等级时，电容器的高频特性随着厂牌出现极大差异，虽然指定厂牌对资材采购单位相当困扰，不过它是OP增幅性能上重要组件之一，重视应用性能时就不应该妥协让步。

封装NBB-310的接地面必需与周围接地面分离，如此才能够防止在NBB-310 接地面流动的接地电流迷走在full ground面上，这种技巧经常被应用在改善OP增幅器的绝缘特性。

自制线圈时使用FT23-61 type的troy dull core，与直径ψ0.3polyurethane，靠近NBB-310端紧密绕卷5 圈，接着均匀粗绕卷10 圈；如果使用市售的线圈必需透过测试寻找特性符合要求的产品，笔者认为若使用WD0200A(冈谷电机)可以充分发挥NBB-310 的性能。

三、可以从直流切换成2.5GHz的RF切换电路

以往RF信号切换开关大多使用PIN 二极管(diode)，目前GaAs 与CMOS 专用IC 已经成为市场主流，此处以μPD5710TK为例，介绍可以切换直流～2.5GHz 的宽带切换电路(图31)。

图31 可从直流切换成2.5GHz的RF切换电路

图中的μPD5710TK 采用CMOS 制程制作，点线表示直流cut 用电容，其它切换IC 的端子偏压(bias)Level 是以直流性定义，所以几乎都是用电容直流cut，不过本电路无法使用直流电。图32是RF切换电路基板图案，图案宽度为1.8mm如此便可以成为Z0=50Ω的micro strip line 的传输线路，电路基板厚度t=1.0mm。Layout 基板时尽量让切换IC 的的接地在附近流入背面的端子接地，如此切换控制线在端子附近强制性控制阻抗(impedance)，所以没有长度与宽度等限制。

4

图32 可从直流切换成2.5GHz的RF切换电路基板图案

为避免切换控制端子影响IC的动作，因此作业上必需谨慎处理。图31的电容C1、C2与接地作交流性连接，可以降低电容对连接控制电路与电源图案的影响(图案成为等价性线圈，图案长度与频率关系的阻抗，从0 到无限大巨大变动)。此外电容本身具备共振频率，所以本电路采用高自我共振频率与高定数电容，芯片电容一般都在100pF～1000pF左右。

四、4GHz VCO的电路基板图案

图33 是4GHz为中心可作500MHz 宽带振荡的VCO(Voltage Controlled Oscillator)电路，外观上看似可洱必兹基本电路，不过却无可洱必兹电路必要的C-C-L 结构，然而本电路却显示负性阻抗而且还可以作振荡动作，一般的VCO 为了要减轻负载，通常都会设置缓冲器(buffer)，不过本电路50Ω负载时仍拥有良好的负性阻抗，所以直接连接至50Ω传输线路。

图33 4GHz 为中心可作500MHz宽带振荡的VCO 电路

图34是电路基板图案。VCO 的基板图案重点必需考虑决定振荡频率的组件，以及振荡晶体管的电流流动特性，依此才能设计最短的图案长度。如上所述电路50Ω负载时显示良好的负性阻抗，所以输出直接连接至Z0=50Ω的micro strip line的传输线路，此外控制电压端子Vr 利用外部

5

PLL 电路以模拟电压控制，所以用C7 作高频性降至ground，避免受到电路基板布线的影响。

图34 4GHz 为中心可作500MHz宽带振荡的VCO 电路基板图案

Q1、L6、L4、D1 决定振荡频率，所以设计图案时必需考虑贯穿这些组件的电路电流路径。图34 中的虚线表示电路电流路径。接地采用via hole连接到L2，虽然这种连接方式属于full ground不过路径却非常短，此外via hole设计必需避免产生额外的阻抗。

4GHz 的频率在真空中的1 个波长为75mm，在印刷电路板上的波长比真空中更短，会有所谓的电路板上缩短率，加上电气上的长度只有该波长的1/2，几乎是可以忽略的长度，结果造成图案之间的距离变得非常短，所以必需尽量选用小型组件，设计电路基板图案时必需动作频率列为最优先考虑。

照片2 是本电路使用的SAM连接器外观，它是Johnson components公司开发的End launch connector。对micro strip line 而言，SAM的中心导体尺寸非常小，因此可以达成无阻抗暴增之虞的传输特性。图35 是SAM 连接器的电路基板图案，以及中心导体尺寸与基板厚度为1.2mm时的micro strip line宽度。

照片2 SAM连接器的外观 图35 照片2 SAM连接器的foot pattern Audio 电路大多采用单点接地(图36)，类似RF 电路的单点接地导线会成为电感器(inductance)，使得各组件的接地端子之间电位变得非常不稳定，所以基板图案采用fullground设计，利用基板的背面与内层形成所谓的传输线路ground plain结构，此外与ground连接的via hole 会成为无法忽视的阻抗，设计上必需特别注意。

6

图36 Audio电路常见的单点接地

五、面封装型线性调整器的散热图案

接着介绍输出电流1.0A 低饱和型线性调整器(linear regulator)散热图案设计技巧。三端子调整器构成组件非常少因此广被使用，图37是由面封装型线性调整器NCP1117 构成的降压电路；图38 是降压电路基板图案。

图37 线性调节器构成的降压电路 图37 线性调节器构成的降压电路 旁通电容器(bypass condenser) C1、C3 封装在半导体的输出入端子附近，NCP1117 为面封装型半导体，使用电路基板图案作散热。图39 是NCP1117 的散热pattern 大小与容许电力－热阻抗的关系，例如输入8V，输出5V，输出电流400mA 时，半导体的损失利用输出、入的电压差(8V-5V=3V)，乘上输出电流后等于3V×0.4A=1.2W，根据图39 可知NCP1117 需要7mm正方以上的散热pad。直接与散热pad连接时，如果输出平滑电解电容C4 的电路基板图案太宽时，热量会经由图案传导至电容器造成电解电容温度上升，所以散热pad 与C4的基板图案必需案配合输出电流，尽量降低导线图案的宽度。

图39 NCP1117 的散热pattern大小与容许电力－热阻抗的关系

7

同步整流step down converter BIC221C与控制电路，以及MOSFET驱动电路三者同时封装成一体，本电路的动作频率为300kHz，输入5V，输出2.5V/3A。图40(a)是step down converter电路图；图40(b)是BIC221C 的内部方块图；图41(a)是电路基板组件面图案。

如图40(b)所示，BIC221C内部方块图所示第4,6 号脚架的GND，与第8 号脚架的P.GND1、第16 号脚架的P.GND2 明确分隔，如果按照图40(a)电路图指示，直接描绘含盖上述脚架配线图案的话，可能会造成误动作与噪讯增加等后果，因此设计电路基板图案时，必需将第8号脚架的P.GND1、第16 号脚架的P,GND2 分开，避免第4,6 号脚架GND 大电流流动。具体方法如图41 所示，GND 的第4,6 号脚架在组件面连接，P.GND1 的第8 号脚架再与焊接面连接，大电流从C5 通过P.GND2 的第16 号脚架，再从Vout(11,12,13,14pin)通过L1 流入C5，P.GND1 的第8 号脚架从C1 设置slit作连接，因此连接与第4,6 号脚架的GND 的图案不会有大电流流动。

(a) 电路图

(b) BIC221C的内部方块图 图40 同步整流式step down converter BIC221C 构成的step down converter

8

(a) 组件面

(b)焊接图

图41 2.5V/3.3A 输出的DC-DC converter 电路基板图案

六、宽带数十MHz video增幅电路图案的设计技巧

模拟信号尤其是类似0～数十MHz video信号宽带电路时，电路图上详细标示信号的流动路径与组件位置非常重要。图56 是电流复归型video 用OP 增幅器HA-5020 构成的影像增幅电路(video amplifier)。传统电压复归型OP增幅电路，gain一旦变大时频宽会降低，相较之下电流复归型OP增幅电路，由于理论上频宽取决于复归阻抗值决，因此不受gain的影响可以获得较大频宽。如图56 所示从左侧输入的video信号，利用 (HA-5020)构成的OP增幅器增幅2 倍之后输出至右侧。

9

图57 是频宽数十MHz 的影像增幅电路基板图案，频率一旦进入影像频宽范围时，电路基板的设计直接影响电路特性，尤其是最短距离的连接，同时沿着电路图的流动路径设计基板图案非常重要。根据以上观点比较图56 与图57 时，可以确定信号的流动路径与组件的设置，几乎与图56 电路图完全一致

若影像增幅电路使用芯片型组件，一般比较容易获得预期的动作特性，如果使用传统导线组件，导线的电感成份可能会影响电路特性。

如图56所示提供IC的电源与接地之间插入旁通电容(bypass condenser)，此外图56与图57IC脚架附近分别插入47μF电解电容，与并联的0.1μF、0.01μF陶瓷电容，接着再用粗短图案连接，由于受限于组件封装空间，因此等组件封装在图57 电路基板的背面。 如图58(a)所示电源供给源与接地之间插入旁通电容，如果从58(b)IC的右侧插入，就无法发挥旁通电容的功能。

10

七、D-A converter 周边模拟-数字电路的布线图案分离技巧

D-A converter 与后述的数字影像编码器(digital video encoder)，是模拟接口输出不可或缺的LSI，由于基板上混载模拟与数字信号，因此电路基板图案的设计非常重要。

此处以SONY 开发的8 位，40MSPS高速D-A converter CXD1171M为例，介绍电路基板图案设计技巧。图59是CXD1171M 40MSPS高速D-A converter 的电路图；图60 是使用3 个影像用D-A converter CXD1171M的周边电路基板图案。

设计模拟与数字电路混载的基板图案时，必需注意两电路的隔离(isolation)，如果隔离不完全会发生crosstalk，以及数字电路的噪讯(noise)重迭至模拟电路等现象，因此设计阶段必需考虑组件与布线数量，最后才能决定模拟与数字电路block的大小与位置(图61)，组件则分别封装在各block内，接着进行图案布线Layout。

11

设计上避免模拟信号图案贴近数字信号图案或是两信号图案平行并排，如果基板结构两信号图案有邻近之虞时，图案之间必需插入接地图案(ground pattern)，藉此分隔两信号(图62)。

以上介绍单面电路基板布线图案设计技巧；双面电路基板的场合必需检查数字电路图案是否与模拟电路图案交叉、重迭，图案层间尽量插入接地层，同时还需使用具备遮蔽(shield)效果的4 层以上多层电路基板；模拟电源与数字电源由基板上相同电源提供时，尽量由低阻抗电源连接单元提供。

八、可确保模拟信号精度的数字影像编码器电路基板图案

图63 是数字影像编码器ADV7194与周边的电路图；图64 是数字影像编码器与周边电路基板图案。数字影像编码器主要功能是将数字影像数据转换成组合(composite)信号与Y/C等模拟影像信号。

图63 电路图中的ADV7194会针对27MHz 高速频率(clock)，输入数字信号进行数字编码器，接着再从高精度10位D-A converter 输出模拟影像信号。一般影像编码器等D-A转换

12

电路或是A-D 转换电路，为降低噪讯通常会将模拟与数字的接地分开，此时基于两接地的电位能变成一致等考虑，尽量靠近IC附近作单点连接。不过本电路并未作单点连接，而是利用Ferrite beads防止数字接地的噪讯流入模拟接地。

如图64 所示ADV7194左侧的44～58 pin变成模拟信号，其它三边的脚架则变成数字信号，此处必需注意两信号的导线图案不可平行或是交叉，此外模拟信号系需作full ground，因此ADV7194 左侧与内层为full ground结构。

随着频率高频化接地的阻抗也大幅增加，数字电路的信号越高速噪讯量也越多，模拟信号微小变化可能会因为噪讯的渗入无法获得预期的精度，为了使类似ADV7194 高速、高精度IC发挥功能，因此必需降低基板图案的接地阻并抗抑制噪讯。

13

降低基板图案的接地阻抗可以采用full ground设计，双面电路基板的场合，组件尽量作单面封装，背面作full ground设计；高密度封装却无法作full ground设计时，组件可以封装在宽度较大的图案上(图65)，虽然这种方法可以有效降低阻抗，不过反面缺点是噪讯处理相当棘手。

成本允许的范围下建议改用多层电路基板，因为内层基板具有电源层、接地层结构，所以多层电路基板可以降低电源与接地的阻抗；基板表层无法布线、内层基板有布线图案设计，或是利用复数的电源电压细分电源层时必需增加基板层数，类似图64 的场合建议使用6 层电路基板。各数字IC的频率端子为了减轻反射波的影响，一般会使用图66 的笔直性图案连接，组件的封装设计则需考虑频率信号图案的Layout方便性。

九、可精确传输25～165Mp/s差动接口的电路基板图案

99 年DDWG(Digital Display Working Group)正式公布的DVI(Digital Visual Interface)规范，DVI主要应用在PC与显示器之间的影像传输，尔后随着HDMI(High Definition Multimedia Interface)规格化之后，DVI 立即被HDMI 取代，成为消费性电子产品数字接口主流，不论事DVI或是HDMI内部都设有保护digital contents 的HDCP(High-bandwidth Digital Content Protection)。DVI 的影像传输使用Silicon Image 公司开发的TMDS(Transition Minimized Differential Signaling)ring技术，TMDS可分为single ring与dual ring两种。

一个画素数据24 位(R、G、B各8位)，加上2位同步信号与4 位控制数据，变成30 位再经过编码处理后，转换成三频(channel)10位serial数字信号，三频信号依照画素频率(pixel clock)以4 对(pair)差动信号传输时称为single ring(图67)。

14

single ring传输极限大约是162Mp/s(UXGA)(p/s: pixel/second)，超过该速度传送影像，必需改用dual ring方式。dual ring使用6 频，它会随着画素频率传，输两画素数据48 位(R、G、B各8位×2 画素)、10 位控制数据。图68 是TMDS 传送器(transmitter) LSI SiI164 构成的DVI送信电路。

15

图69 是上述传送器的电路基板基板图案。设计DVI送信电路基板基板图案时，必需注意传送器的输出布线图案，由于传送器的各输出频道属于差动信号对(pair)，虽然差动信号对不易受噪讯影响，而且噪讯的释放非常少，不过布线图案设计不当时就无法发挥上述特征，因此差动信号对尽量邻近设置，即使噪讯重迭变成common mode也会被接收器抵销，而且抵 销时还会朝抵销磁界的方向，因此可以抑制噪讯的放射(图70)。

16

差动信号对之间必需维持一定的距离，同时还需整合pair 的Layout位置与导线的弯曲位置，因为pair 之间维持均衡对差动传输非常重要。差动信号的导线长度必相同，如果长度不同时会产生传输延迟(skew)现象，一旦位相偏移就无法抵销磁界噪讯放射量则大幅增加(图71)。

包含差动信号在内几乎所有高速信号的布线图案，都非常忌讳直角或是锐角弯曲设计，为降低阻抗变化布线图案通常都采用 或是曲线弯曲设计。DVI稳定传输要素除了送信电路之外，缆线(cable)与收信电路也需列入检讨，例如使用twist pair twinax等平衡缆线等等。此外收信电路从输入连接器(connector)到接收器LSI之间的布线图案设计注意事项，与上述送信电路布线图案完全相同

17

本文来源：https://www.bwwdw.com/article/62k3.html