计算机组成原理实验指导书2011 - 图文

计算机组成原理实验指导书

计 算 机 组 成 原 理 实验及课程设计指导书

计算机组成原理课题组 南通大学计算机科学与技术学院

计算机组成原理实验指导书

二零一一年九月

计算机组成原理实验指导书

目 录

第一部分 Quartus II的操作..................................................................................................... 1 第1章 Quartus II 简介............................................................................................................ 1

1.1 Quartus II软件 .............................................................................................................. 1

1.2 Quartus II软件的设计流程 .......................................................................................... 1 1.3 Quartus II软件的用户界面 .......................................................................................... 3 第2章 Quartus II 2.1的安装................................................................................................... 6

2.1 安装软件 ....................................................................................................................... 6

2.2安装license.................................................................................................................... 6 第3章 Quartus II 2.1的使用................................................................................................... 8 3.1 图形用户界面 ............................................................................................................... 8

3.2 设计模式 ....................................................................................................................... 8 3.3 设计步骤 ....................................................................................................................... 8 3.3 原理图设计与编译 ....................................................................................................... 9 3.4 创建向量波形文件 ..................................................................................................... 16 第4章 设计结果下载 ............................................................................................................ 21 4.1 安装下载电缆驱动程序 ............................................................................................. 21

4.2 器件的选择与引脚的锁定与下载 ............................................................................. 28 4.3 实验箱的设置与I/O引脚 ......................................................................................... 31 第二部分 课程实验 ................................................................................................................ 46 实验1 Quartus Ⅱ的使用 ................................................................................................. 46

实验2 运算器组成实验 ................................................................................................... 47 实验3 半导体存储器原理实验 ....................................................................................... 49 实验4 简单数据通路的组成与故障分析实验 ............................................................... 51 第三部分 课程设计 ................................................................................................................ 53 附 录 ...................................................................................................................................... 58

- 1 -

计算机组成原理实验指导书

第一部分 Quartus II的操作 第1章 Quartus II 简介

1.1 Quartus II软件

Quartus II软件是Altera公司的综合开发工具，它集成了Altera的FPGA/CPLD（复杂可编程逻辑器件Complex Programmable Logic Device,CPLD/现场可编程器件Field Programmable Gate Array,FPGA）开发流程中所涉及的所有工具和第三方接口。通过使用此综合开发工具，设计者可以创建、组织和管理自己的设计。

Quartus II为电路设计者提供了完整的多平台设计环境，它可以满足众多特定设计的需要。Quartus II拥有CPLD／FPGA各个开发阶段对应的开发工具，设计者通过它的集成开发环境可一次性完成整体应用的开发。

1.2 Quartus II软件的设计流程

Quartus II 软件为设计流程的每个阶段提供Quartus II 图形用户界面、EDA 工具界面以及命令行界面。用户可以在整个流程中只使用这些界面中的一个，也可以在设计流程的不同阶段使用不同界面。下图1-1所示是利用Quartus II完成应用开发的流程。

图1-1 设计流程

1. 设计输入

设计输入是CPLD／FPGA开发阶段的第一步．它完成了器件的硬件描述。Quartus II提供了以下多种设计输入的工具。

● 文本编辑器

利用该工具完成硬件描述语言程序文件的编写、修改与保存。 ● 块与符号编辑器

该工具用于查看和编辑代表宏功能、宏功能模块、基本单元或设计文件的预定义符号。

- 1 -

计算机组成原理实验指导书

● MegaWizard插件管理器

Quartus II提供了许多Altera公司的宏功能模块，可以在设计文件中与门和触发器等基本单元一起使用。利用MegaWizard插件管理器可将这些功能强大的宏功能模块插入到设计中。

● 约束编辑器

利用该工具可为设计指定初始约束条件，例如引脚分配、器件选项、逻辑选项和时序等约束条件。

● 布局图编辑器

利用该工具可以查看上一次编译期间执行的资源分配和布线结果(该结果是只读的，不可通过编辑器更改)。绝大多数的设计者往往只会使用到前3种设计输入工具，约束编辑器只在特定环境下(如需要对器件编译或编程进行必要条件约束时)才会用到，而布局图编辑器是提供接近物理器件内部布线编程的工具，很少会被设计者使用。

2. 综合

Quartus II提供了如下综合工具： ● 分析和综合器

该工具调用了Quartus II的内置综合器，它支持最新版本的Verilog和VHDL，并最终生成EDIF网表文件(.edf)或VQM文件(.vqm)。

● 辅助工具

Quartus II在设计综合期间提供了辅助工具，用于检查设计的可靠性。 ● RTL查看器

利用该工具可查看硬件描述最终的综合结果，并给出形象的电路元器件图表。 3. 布局连线

布局连线是将设计综合后的网表文件映射到实体器件的过程。该过程包括：将设计工程的逻辑和时序要求与器件的可用资源相匹配；将每个逻辑功能分配给最好的逻辑单元位置，进行布线和时序分析；选择相应的互连路径和引脚分配。Quartus II提供了以下丰富的布局连线工具。

● Fitter工具

如果设计者利用约束编辑器指定了编译约束条件，那么Fitter工具试图将设计约束与器件上的资源相匹配，并努力满足约束条件，然后试图优化设计中的其余逻辑。如果设计者未指定任何约束条件，那么Fitter工具将自动优化设计。

● 约束编辑器

利用该工具可为设计指定初始约束条件，例如引脚分配、器件选项、逻辑选项和时序等约束条件。

● 布局图编辑器

利用该工具可以查看上一次编译期间执行的资源分配和布线结果(该结果是只读的，不可通过编辑器进行更改)。

● 芯片编辑器

利用该工具可以显示芯片内部完整的布线信息，显示每个器件资源之间的所有可能和使用的布线路径。

● 增量布局连线工具

如果设计者所做的更改仅影响少数节点，可利用该工具避免运行全编译。Quartus II的增量布局连线工具将尽量保留以前编译的布局连线结果，以较快的速度完成新的编译。

在布局连线过程中，设计者还会遇到―整体设计工程更改管理‖的情况，这种工程更改管理是指在完成全编译之后，使用芯片编辑器查看设计布局布线详细信息，并确定要更改的资源，从而避免了过多地修改设计源文件或Quartus II设置。

4. 时序分析

Quartus II提供了专用的时序分析器，可用于分析设计中的所有逻辑，并有助于指导Fitter工具达到设计的时序要求。时序分析的结果包括fMAX(最大频率)、tSU(时钟建立时间)、tH(时钟保持时间)、tCO(时钟至输出延时)、tPD(引脚至引脚延时)、最小tCO和最短tPD。

5. 仿真

Quartus II提供了功能仿真和时序仿真两种仿真工具，其功能十分强大。设计者视所需的信息类型而定，可以进行功能仿真以测试设计的逻辑功能，也可以进行时序仿真，在目标器

- 2 -

计算机组成原理实验指导书

件中测试设计的逻辑功能和最坏情况下的时序。在时序仿真过程中，Quartus II可根据设计者提供的向量波形文件( .vwf)、间量表输出文件(.tbl)、向量文件(.vec)和仿真基准文件(.tbl)格式的波形文件进行仿真，输出仿真波形。除此之外，Quartus II还可以估计在时序仿真期间当前设计所消耗的功率。

6. 器件编程与配置 Quartus II编译成功后，设计者就可以对器件进行编程或配置了。器件编程器使用编译过程中的Assembler工具生成的POF和SOF文件对器件进行编程，其编程模式有4种。

● 被动串行模式：该模式可实现对多个器件进行编程。 ● JTAG模式：该模式也可实现对多个器件进行编程。

● 主动串行编程模式：该模式可实现对单个串行配置器件进行编程。 ● 插座内编程模式：该模式可实现对单个CPLD或配置器件进行编程。

1.3 Quartus II软件的用户界面

Quartus II软件启动后的主界面如图1-2所示，由标题栏、菜单栏、工具栏、资源管理窗、编译状态显示窗、信息显示窗和工程工作区等部分组成。

图1-2 Quartus II软件主界面

下面分别介绍各个部分的作用和使用方法。 1. 标题栏

标题栏显示当前工程的路径和程序的名称。 2. 菜单栏

菜单栏主要由文件（File）、视图（View）、工程（Project）、操作（Processing）、资源分配（Assignments）、调试（Debug）、工具（Tools）、窗口（Window）和帮助（Help）等下拉菜单组成。其中工程（Project）、资源分配（Assignments）、操作（Processing）、工具（Tools）集中了Quartus II软件较为核心的全部操作命令，下面分别介绍。

(1) Project菜单

该菜单项主要完成对工程的一些操作。 ● 【Add/Remove Files in Project】：添加或新建某种资源文件。 ● 【Revisions】：创建或删除工程，在其弹出的窗口中单击―Create…‖按钮创建一个新的

- 3 -

计算机组成原理实验指导书

工程；或者在创建好的几个工程中选中一个，单击―Set Current‖按钮，就把选中的工程设置为当前工程。 ● 【Archive Project】：为工程归档或备份。 ● 【Generate Tcl File for Project】：产生工程的Tcl脚本文件，选择好要生成的文件名以及路径后，单击OK 按钮即可。如果选中了―Open generated file‖则会在工程工作区打开该Tcl文件。

● 【Generate Tcl File for Project】：产生功率估计文件。 ● 【HardCopy Utilities】：跟HardCopy 器件相关的功能。 ● 【Locate】：将Assignment Editor 中的节点或原代码中的信号在Timing Closure Floorplan编译后布局布线图，Chip Editor或原文件中定位其位置。

● 【Hierarchy】:打开工程工作区显示的源文件的上一层或下一层的源文件以及顶层文件。

(2) Assignments菜单

该菜单项的主要功能是对工程的参数进行配置，如管脚分配、时序约束、参数设置等。 ● 【Device】：是指目标器件型号。 ● 【Assign Pins】：打开分配管脚对话框，给设计的信号分配IO管脚。 ● 【Timing Settings】：打开时序约束对话框。 ● 【EDA Tool Settings】：设置EDA工具，如Synplify等。 ● 【Settings】：打开参数设置页面，可以切换到使用Quartus II软件开发流程的每个步骤所需的参数设置页面。 ● 【Wizard】：启动时序约束设置、编译参数设置、仿真参数设置、Software Build参数设置。

● 【Assignment Editor】：分配编辑器，用于分配管脚、设定管脚电平标准、设定时序约束等。

● 【Remove Assignments】：用户可以使用它删除设定的类型的分配，如管脚分配、时序分配、SignalProbe信号分配等。 ● 【Demote Assignments】：允许用户降级使用当前较不严格的约束，使编辑器更高效地编译分配和约束等。

● 【Back-Annotate Assignments】：允许用户在工程中反标管脚、逻辑单元、LogicLock区域、节点、布线分配等。 ● 【Import Assignments】：给当前工程导入分配文件。 ● 【Timing Closure Foorplan】：启动时序收敛平面布局规划器。 ● 【LogicLock Region】：允许用户查看，创建和编辑LogicLock区域约束以及导入导出LogicLock 区域约束文件。 (3) processing 菜单

该菜单项包含了对当前工程执行各种设计流程，如开始综合、开始布局布线、开始时序分析等。 (4) Tools菜单

该菜单项调用Quartus II软件中集成的一些工具，如MegaWizard Plug-In manager(用于生成IP和宏功能模块)，ChipEditor、RTL Viewer、Programmer等工具。

3. 工具栏

工具栏中包含了常用命令的快捷图标。将鼠标移到相应图标时，在鼠标下方出现此图标对应的含义，而且每种图标在菜单栏均能找到相应的命令菜单。用户可以根据需要将自己常用的功能定制为工具栏上的图标，方便在Quartus II软件中灵活快速地进行各种操作。

4. 资源管理窗

资源管理窗用于显示当前工程中所有相关的资源文件。资源管理窗左下脚有三个标签，分别是结构层次(Hierarchy)，文件（Files ）和设计单元（Design Units）。结构层次窗口在工程编译之前只显示了顶层模块名，工程编译了一次后，此窗口按层次列出了工程中所有的模块，并列出了每个原文件所有资源的具体情况。顶层可以是用户产生的文本文件，也可以是图形编辑文件。文件窗口列出了工程编译后的所有文件，文件类型有设计器件文件(Design Device Files) 、软件文件(Software Files)和其他文件（Other Files）。设计单元窗口列出了工

- 4 -

计算机组成原理实验指导书

程编译后的所有单元，如AHDL单元，Verilog单元，VHDL单元等，一个设计器件文件对应生成一个设计单元，参数定义文件没有对应设计单元。

5. 工程工作区 器件设置、定时约束设置、底层编辑器和编译报告等均显示在工程工作区中，当Quartus II实现不同功能时此区域将打开相应的操作窗口，显示不同的内容，进行不同的操作。

6. 编译状态显示窗

编译状态显示窗主要时显示模块综合、布局布线过程及时间。模块（Module）列出工程模块，过程（Process）显示综合、布局布线进度条，时间（Time）表示综合、布局布线所耗费时间。

7. 信息显示窗

信息显示窗显示Quartus II软件综合、布局布线过程中的信息，如开始综合时调用源文件、库文件、综合布局布线过程中的定时、告警、错误等，如果是告警和错误，则会给出具体的引起告警和错误原因，方便设计者查找及修改错误。

- 5 -

计算机组成原理实验指导书

第2章 Quartus II 2.1的安装

2.1 安装软件

1.将安装光盘插入CD-ROM，系统自动运行安装向导，点击 ―Install QuartusII Software‖ 按钮，启动安装程序（或者用户直接运行光盘Quartus目录下的Setup.exe文件，启动安装程序）。

2.根据安装提示，选择适当的安装选项，点击Next按钮，逐步完成Quartus II 2.1的安装。安装路径建议使用默认路径，确保有足够的硬盘空间即可。

3.当系统完成相关文档的复制后，点击Finish按钮，即可安装结束。此时，Windows开始菜单程序组中会出现Quartus II 2.1项目菜单。

2.2安装license

1.将光盘下的quartus_crack文件夹复制到硬盘上；

2.进入Windows命令提示符（开始菜单—〉程序—〉附件—〉命令提示符），并进入quartus_crack文件夹；

3.输入ipconfig －all 找到本机的物理地址，记录备用，如图2-1所示；

3.用记事本打开Alteral.src修改其中的HOSTID为本机物理地址（去掉横线，如00055D0787F2）；

4.在dos提示符下输入―altcrypt -i alteral.Src -o 存放目录/license.dat‖，即在存放目录中生成license.dat文件（如：c:\\quartus_crack>altcrypt -i alteral.src –o c: \\quartus_crack /license.dat）；

图2-1 本机IP地址及MAC地址获取命令示意图

5.将生成的license文件保存到适当文件夹中（推荐Quartus安装目录的bin文件夹下）； 6.运行quartus II，点击tools菜单下的license setup，进行license关联，检查license是否安装正确，如图2-2所示。至此，你的quartus II已经可以正常使用了。

- 6 -

计算机组成原理实验指导书

License的默认关联路径，也可自行关联 License安装正确后的系统信息 图2-2 license setup 界面

- 7 -

计算机组成原理实验指导书

第3章 Quartus II 2.1的使用

3.1 图形用户界面

Quartus II的图形用户界面可分为四个部分：工具栏、文件管理器、编辑区及调试信息区，如下图3-1所示：

工具栏 文件管理器 编辑区 调试信息 图3-1 Quartus II的图形用户界面

3.2 设计模式

Quartus II共分三种设计模式：Compile Mode（编译模式）、Simulate Mode（仿真模式）、Software Mode（软件模式）。图3-2表示了主界面上三种模式的指示图标。在不同的操作步骤中，使用不同的设计模式。

Software Mode（软件模式）

Compile Mode（编译模式） Simulate Mode（仿真模式） 图3-2 三种模式的指示图标

3.3 设计步骤

1.新建项目

首先新建一个项目来管理所要新建的各种文件，方法是： 在Quartus Ⅱ环境下，打开菜单File，选择子菜单New Project Wizard后，打开如下图3-3所示窗口，按照向导窗口的提示，创建新项目。

- 8 -

计算机组成原理实验指导书

图3-3 新建项目窗口1

点击图3-3中的―Next‖按钮，在下图3-4所示窗口中输入有关的路径名和项目名称后，按下―Finish‖按钮，即可完成新建项目的工作。

新项目的保存路径 新项目的名称 新项目中顶层模块的名称 注意：该名称应与新项目的名称一致 图3-4 新建项目窗口2

3.3 原理图设计与编译

原理图的设计与编译在Compile Mode（编译模式）下进行。

3.3.1 新建原理图文件

打开File菜单，选择New，出现如下图3-5所示 ―新建‖窗口。

- 9 -

计算机组成原理实验指导书

图3-5 新建窗口

在图3-5 所示的―Device Design Files‖标签中，选择―Block Diagram/Schematic File‖项，按下―OK‖按钮即可打开原理图编辑器(如图3-6所示)，进行原理图的设计与编辑。

Block & Symbol Editors 图3-6 原理图编辑器

选择―Block & Symbol Editors‖中的不同器件(如图3-7所示)，在编辑区中就可完成原理图的设计编辑。

文本工具 总线连接线 元器件 单线连接线 图3-7 Block & Symbol Editors

元器件翻转工具 - 10 -

计算机组成原理实验指导书

添加元器件可点击―Block & Symbol Editors‖中元器件符号，或在编辑区的空白处双击鼠标左键，出现―Symbol‖对话框，在―Libraries‖中选择所需元器件，或直接在―Name‖文本框中输入元器件名称，如74138（3-8译码器），点击―OK‖按钮，将元器件拖放到编辑区中。

图3-8 Symbol对话框

按照设计需要，使用―单线连接线‖或―总线连接线‖将各器件的引脚连接起来。总线的命名采用数组形式，如out[7..0]，与总线相连的引脚也采用相同的数组形式命名；若需从总线中引出单线时，须指出各单线对应的总线位号（双击线条即可命名）。(如图3-9所示)两根连接线，若名称相同，亦表示两线为连通状态。(如图3-10所示)

图3-9 连线示意图1

图3-10 连线示意图2

选择某一元器件，点击―元器件翻转工具‖按钮，即可改变元器件引脚顺序及摆放方向(如图3-11所示)。

- 11 -

计算机组成原理实验指导书

图3-11元器件翻转工具使用效果

3.3.2 编译原理图

原理图设计完成后，在编译模式下，点击―?‖按钮进行编译，编译无误将弹出编译成功对话框；编译如有错误，请根据―调试信息‖框中的错误提示修改原理图，直至编译通过。生成成功后将弹出成功对话框。(如图3-12所示)

图3-12 编译模式按钮及编译成功对话框

3.3.3 生成自定义芯片

原理图编译通过后，可根据用户需要，设计生成自定义芯片。打开―Tools‖菜单，选择―Creat Symbol For Current File‖菜单项(如图3-13所示)，就可生成自己定义的芯片，芯片的名称就是编译通过的原理图的名称。用户即可在―Symbol‖对话框―Libraries‖文本框的―Project‖菜单下找到自己设计的芯片(如图3-14所示)。

图3-13 自定义芯片生成菜单项

- 12 -

计算机组成原理实验指导书

图3-14 自定义芯片选择界面

3.3.4 存储器初始化

当设计中使用到存储器（RAM或ROM）时，一般需对存储器进行初始化设置，方法如下：

1．打开―新建‖窗口(如图3-15)，新建存储器初始化文件。在―Other Files‖标签中选择―Memory Initialization File‖，按下―OK‖按钮；

图3-15 存储器初始化文件新建对话框

2．设置存储器的存储单元个数和字长（每个单元保存二进制的位数），设置完成后，按下―OK‖按钮(如图3-16)；

- 13 -

计算机组成原理实验指导书

图3-16 存储器容量及字长设定对话框

3．存储单元初始化

在存储器初始化文件中，对各个存储单元进行初始化，存储单元保存内容默认为无符号十进制数。存储单元地址由横坐标和纵坐标组成，纵坐标为每行的起始地址，横坐标为每个存储单元对于起始地址的偏移量，坐标默认采用十进制表示(如图3-17)。

图3-17 存储器内容

我们也可以改变存储单元及其地址的默认进制，在坐标处单击鼠标右键进行设置(如图3-18)；

图3-18 存储单元内容及地址进制值设定对话框

对存储器初始化完成后，以后缀名.mif保存初始化文件。 4．存储器元件与存储器初始化文件的关联

在原理设计图中添加存储器芯片，弹出存储器设置对话框，对存储器进行相关设置后，就可完成存储器与存储器初始化文件的关联。

添加存储器芯片的步骤如下：

在―Symbol‖对话框(如图3-19)的―Libraries‖—―megafunctions‖—―storage‖中根据需要选择

- 14 -

计算机组成原理实验指导书

所需存储器芯片。

图3-19 Symbol对话框

对存储器的设置的步骤如下： （1）指定存储器芯片名称

如图3-20所示，可在对话框的名字文本框中输入或选择存储器芯片的名称。

图3-20 存储器芯片名称指定界面

（2）设置存储器字长与容量

点击图3-20所示界面上的―Next‖按钮，就可进入设置存储器芯片的输出数据线宽度和存储器的地址线宽度界面（如图3-21所示）。

（3）设置存储器芯片端口

在图3-21界面上，点击―Next‖按钮，就进入设置存储器芯片的端口的界面（如图3-22所示），确定是否需要输入、输出时钟信号；

（4）设定存储器芯片与存储器初始化文件相关联

在图3-22界面上，点击―Next‖按钮，就进入，将存储器芯片和存储器初始化文件进行关联（如图3-23所示）后，点击―Next‖按钮，进入完成设置界面。在该界面下，按―Finish‖按钮完成存储器设置。

- 15 -

计算机组成原理实验指导书

最后，在原理图的适当位置，放置设置好的存储器芯片，就完成了存储器的设计。

图3-21 存储器字长与容量的设定界面

图3-22 存储器芯片端口设定界面

图3-23 存储器芯片与初始化文件关联界面

3.4 创建向量波形文件

当原理图编译完成后，需要新建波形文件，以便利用波形文件对前面完成的设计进行仿真分析。本过程需要在Simulate Mode（仿真模式）下进行。

打开―新建‖窗口，在―Other Files‖标签中选择―Vector waveform File‖（如图3-24所示），按下―OK‖按钮，即可新建一个波形文件。

- 16 -

计算机组成原理实验指导书

图3-24 波形文件新建界面

波形文件编辑界面如下图3-25所示，分为两个区域，左侧为节点编辑区，右侧为波形仿真区；

图3-25 波形文件新建界面

在左侧节点编辑区的空白处双击鼠标左键，弹出―节点/总线插入‖对话框（如图3-26所示），添加输入、输出节点；

图3-26 节点/总线插入界面

点击图3-26中的―Node Finder‖按钮，将弹出―Node Finder‖窗口，如图3-27所示。在该界面―Filter‖下拉菜单中选择―Pins：all‖，点击―Start‖按钮后，在窗口的左半边的―Node Finder‖

- 17 -

计算机组成原理实验指导书

列表框中，将显示原理图中所有的输入、输出节点，可从中选择你所需要的节点，添加到右侧的―Selected Nodes‖列表框中（如图3-28所示）。被选中的节点信号将作为波形文件的输入输出信号。点击―OK‖按钮，即可回到波形文件编辑界面（如图3-29所示）。

接下来，可在波形文件编辑界面右侧的波形仿真区中，按周期设置输入节点信号的初始值（周期长度可在菜单Time—Grid Size中设置，如图3-30所示）。设置初值的方法是：按住鼠标左键，选中某节点信号的某个周期，从―波形编辑器‖中选择适当的值，即可完成初始值的设定，如图3-31所示。设定完毕，就可以单击运行仿真按钮（如图3-33所示）进行波形仿真，分析输入输出波形了。仿真的结果如图3-32所示。

图3-27 ―Node Finder‖窗口界面

图3-28 ―Selected Nodes‖窗口界面

图3-29 波形文件编辑界面

- 18 -

计算机组成原理实验指导书

图3-30 波形文件周期长度的设定界面

波形编辑器 图3-31 波形文件输入节点信号初始值的设定界面

图3-32 波形仿真结果界面

由于仿真时默认采用Timing（时序）模式，因此输出波形中会出现延时或毛刺现象。要解决这个问题，可以在菜单Processing—Simulator Settings中将mode改为Functional（功能）模式（如图3-34所示），重新仿真即可。修改模式后，仿真结果如图3-35所示，延时和毛刺现象消失。

- 19 -

计算机组成原理实验指导书

图3-33 波形仿真参数设置界面

图3-34 波形仿真模式设置界面

图3-35 ―Functional‖模式下波形仿真结果界面

- 20 -

计算机组成原理实验指导书

第4章 设计结果下载

4.1 安装下载电缆驱动程序

在WIN2000和WINXP平台下安装使用ByteBlaster MV并口下载电缆需要安装驱动程序，过程如下：

一、WIN2000平台

1）在控制面板中选择―添加/删除硬件‖

2）选择―添加/排除设备故障‖，下一步

- 21 -

计算机组成原理实验指导书

3）选择―添加新设备‖，下一步

4）选择―否，从列表中选择硬件‖

- 22 -

计算机组成原理实验指导书

5）选择―声音、视频和游戏控制器‖，下一步

6）选择―从磁盘安装‖，下一步

- 23 -

计算机组成原理实验指导书

7）在MaxPlus2->Drivers->Win2000下选择inf文件

8）选择―Altera ByteBlaster‖，按下―下一步‖开始安装，安装完毕，需要重新启动电脑才能使新设备生效。

二、WINXP平台

先切换到如下经典视图

- 24 -

计算机组成原理实验指导书

（不切换可能界面和下面有点区别，但同样可以安装） 1）在控制面板中选择―添加硬件‖

2）选择―添加硬件向导‖，下一步

- 25 -

计算机组成原理实验指导书

3）选择―是，硬件已连接好‖，下一步

4）选择―添加新的硬件设备‖

- 26 -

计算机组成原理实验指导书

5）选择―安装我手动从列表中选择的硬件‖

6）选择―声音、视频和游戏控制器‖，下一步

- 27 -

计算机组成原理实验指导书

7）选择―从磁盘安装‖，下一步

8）在MaxPlus2->Drivers->Win2000下选择inf文件。

9）在如下对话框中选择―Altera ByteBlaster‖，按下―下一步―开始安装。

安装完毕，需要重新启动电脑才能使新设备生效。如果已经安装过驱动并已生效，不需要再安装。

4.2 器件的选择与引脚的锁定与下载

一、器件的选择

在管理窗口中选择Processing/Compiler Settings，点击Chips ＆ Dvices，这时弹出如下窗口(本实验箱按图中进行选择)

- 28 -

计算机组成原理实验指导书

二、引脚的锁定

在管理窗口中选择Processing/Compiler Settings…

点击Chips ＆ Dvices后再点击Assign Pins…根据设计的节点与引脚号进行锁定即可，见下图（引脚号在下一章给出）。

- 29 -

计算机组成原理实验指导书

引脚号 节点 查找节点名或类型 添加节点到列表

节点的添加与查找通过Node Finder框进行，如下图所示。

1．列出所有的节点 4．确认返回 2．选择节点 3．将节点送入选中区

- 30 -

计算机组成原理实验指导书

三、在管理窗口中选择Processing/Open Programmer 选择下载端口，这里使用的是打印口，如下图。

按下图所示进行下载编程。

开始编程 选择配置模式 下载进度比例指示 添加配置文件

4.3 实验箱的设置与I/O引脚

一．主要功能概述

1、 该开发器件采用业界先进的PLD器件Altera EP20K100,该器件可提供100,000GATES4,160LE53,248RAM bits

2、 可访问APEX Signal Tap 内嵌逻辑分析仪

- 31 -

计算机组成原理实验指导书

3、 内嵌单片机仿真器功能

4、 提供PCI接口完全符合机械和电气规范设计

5、 提供USB接口包括支持USB device 功能和USB host功能

6、 完备的存储资源4片32KB SRAM 15ns ,2片 512KB4MbitFLASHROM 70ns 7、 提供PS/2接口能同时支持鼠标和键盘 8、 VGA接口8色

9、 122*32点阵式液晶显示 10、 IrDA接口

11、 蜂鸣器,8个LED,24个按键

12、 支持EPC2配置器件和ByterBlasterMV通信电缆进行在线配置

二.结构

下图是整个开发板的概貌以及各功能模块在Demo Board上所处的位置您可以对照实物熟悉一下各相关部分。

- 32 -

计算机组成原理实验指导书

三. 功能结构图

四. 跳线图

注意：

1、跳线描述上图是你买回Demo Board时默认的跳线位置。只有在你有绝对把握时你才可以改变板上的跳线位置否则可能产生意想不到的后果。

2、跳线说明如下图所示。

- 33 -

计算机组成原理实验指导书

- 34 -

计算机组成原理实验指导书

- 35 -

计算机组成原理实验指导书

五 各部分功能模块引脚索引 A. RS232 RS232 PIN 1 2 3

描述 20K PIN RS232 PIN 描述 20K PIN GND ---- DIR 233 TX 230 4 5 6 RX CD R1 231 227 232 RS232 PIN 7 8 9

描述 20K PIN CTS 234 RTS 228 NC ---- - 36 -

计算机组成原理实验指导书

B. PLD配置 方式 JTAG JTAG JTAG PS CONFIG C. VGA DIP开关设10000000 01100000 01011110 00000000 00000001 描述 对EPC2器件编程 对EPC2 APEX通过JTAG链编程,其中EPC2为对EPC2 APEX PCI通过JTAG链编程其中EPC2通过PS模式来配置20K 通过EPC2来配置20K D. CLK E. PS2 JTAG/PS JTAG JTAG JTAG PS 无 VGA引脚 描述 1 2 3 13 14 F. IrDA 20KPIN 描述 20k 31 1 2 PS2引1 5 1 5 描述 20KPIDATA CLK DATA CLK 167 168 169 170 GREEN 175 BLUE 174 RED 173 High 33M low 25M 151 32K 154 VSYN 171 HSYN 172 接脚 描述 1 2 G. FLASH 20K PIN 163 TXD RXD 166 FLASH脚 功能描述 20K PIN FLASH脚 功能描述 20K PIN FLASH脚 功能描述 20K PIN 1 2 3 4 5 A11 A9 A8 A13 A14 117 115 113 112 111 12 13 14 15 16 A12 A7 A6 A5 A4 104 103 102 101 100 23 24 25 26 27 Q2 VSS Q3 Q4 Q5 128 --- 126 125 124 - 37 -

计算机组成原理实验指导书

6 7 8 9 10 11 A17 WE# VDD A18 A16 A15 110 107 --- 109 106 105 17 18 19 20 21 22 A3 A2 A1 A0 Q0 Q1 136 134 133 131 130 129 28 29 30 Q6 Q7 CE# 123 121 <1>99 <2

31 32 A10 OE 118 116 H. SRAM SRAM脚 功能描述 20K PIN SRAM脚 功能描述 20K PIN SRAM脚 功能描述 20K PIN 1 2 3 4 5 6 7 8 9 10 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 52 51 50 49 48 47 46 22 23 24 11 12 13 14 15 16 17 18 19 20 D0 D1 D2 GND D3 D4 D5 D6 D7 CE# 25 35 36 --- 37 38 39 40 41 44,21, 21 22 23 24 25 26 27 28 A10 OE# A11 A9 A8 A13 WE# VCC 43 59 58 57 55 54 53 --- - 38 -

计算机组成原理实验指导书

I． 8052 8052脚 功能描述 20K PIN 8052脚 功能描述 20K PIN 8052脚 功能描述 20K PIN 1 2 3 4 5 6 7 8 9 10 11 12 13 14 P10 P11 P12 P13 P14 P15 P16 P17 224 223 221 219 216 207 202 200 15 16 17 18 19 20 21 22 23 24 25 26 27 28 T1 WR# RD# X2 X1 GND P20 P21 P22 P23 P24 P25 P26 P27 186 184 182 --- --- --- 176 178 180 181 183 185 187 190 29 30 31 32 33 34 35 36 37 38 39 40 PSEN 192 ALE/P# 194 VP/EP# --- P7 P6 P5 P4 P3 P2 P1 P0 VCC 197 198 201 203 215 217 220 222 --- RESET --- RXD TXD INT0 INT1 T0 196 195 193 191 189 J. PCI PCI脚 引脚描述 20K PIN PCI脚 引脚描述 20K PIN PCI脚 引脚描述 20K PIN A1 A2 A3 A4 A5 A6 A7 A8 A9 TRST# +12V TMS TD1 +5V INTA# INTC# +5V --- --- --- --- --- --- 136 134 --- --- A43 A44 A45 A46 A47 A48 A49 A50 A51 PAR AD15 +3.3V AD13 AD11 GND AD09 GND GND 83 81 --- 79 75 --- 74 --- --- B23 B24 B25 B26 B27 B28 B29 B30 B31 AD27 AD25 +3.3V C/BE3# AD23 GND AD21 AD19 +3.3V 118 117 --- 114 112 --- 110 109 --- - 39 -

计算机组成原理实验指导书

A10 A11 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 A24 A25 A26 A27 A28 A29 A30 A31 A32 A33 +3.3V --- --- RST# +3.3V GNT# GND --- AD30 +3.3V AD28 AD26 GND AD24 IDSEL +3.3V AD22 AD20 GND AD18 AD16 +3.3V --- --- --- 128 --- 126 --- --- 123 --- 119 116 --- 115 113 --- 111 107 --- 106 104 --- 102 --- 100 --- 98 A52 A53 A54 A55 A56 A57 A58 A59 A60 A61 A62 B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 C/BEO# +3.3V AD06 AD04 GND AD02 AD00 +3.3V REQ64# +5V +5V -12V TCK GND TDO +5V +5V INTB# INTD# PRSNT1# --- 73 --- 70 68 --- 65 63 --- 61 --- --- --- --- --- --- --- --- 133 131 130 --- 129 --- --- 139 --- 125 B32 B33 B34 B35 B36 AD17 C/BE2# GND IRDY# +3.3V 105 103 --- 101 --- 99 --- 96 95 --- 85 --- 82 80 --- 77 76 --- --- --- 72 71 --- 69 66 --- 64 B37 DEVSEL# B38 B39 B40 B41 B42 B43 B44 B45 B46 B47 B48 B49 B50 B51 B52 B53 B54 B55 B56 B57 B58 GND LOCK# PERR# +3.3V SERR# +3.3V C/BE1# AD14 GND AD12 AD10 M66EN GND GND AD08 AD07 +3.3V AD05 AD03 GND AD01 B11 PRSNT2# B14 B15 B16 B17 B18 --- GND CLK GND REQ# A34 FRAME# A35 A36 A37 A38 GND TRDY# GND STOP# - 40 -

计算机组成原理实验指导书

A39 A40 A41 A42 +3.3V SDONE SBO# GND --- 94 84 --- B19 B20 B21 B22 +3.3V AD31 AD29 GND --- 124 121 --- B59 B60 B61 B62 +3.3V ACK64# +5V +5V --- 62 --- --- K． KEY KEY引脚说明 20K PIN KEY引脚说明 20K PIN KEY引脚说明 20K PIN KEY引脚说明 20K PIN KEY--IN0 KEY--IN1 KEY--IN2 L． LCD 72 74 76 KEY--IN3 KEY--OUT0 KEY--OUT1 79 103 104 KEY--OUT2 105 KEY--OUT5 KEY--OUT3 106 KEY--OUT4 107 109 LCD1 2 3 4 5 6 引脚说VDD VSS Vlcd RST CS1 CS2 20KPIN LCD--- --- --- --- 75 73 7 8 9 10 11 12 引脚说R/W A0 D0 D1 D2 D3 20K 77 80 68 61 69 63 LCD13 14 15 16 引脚说D4 D5 D6 D7 20K 70 64 71 65 M． LED LED引LED1 LED2 20K 95 96 LED引LED3 LED4 20K PIN LED引102 101 LED5 LED6 20K PIN LED引83 85 LED7 LED8 20K PIN 84 94 N． USB USB引D0 D1 D2 D3 20K 17 16 15 14 USB引D5 D6 D7 EOT 20K 11 10 9 239 USB引DRQ WR RD RST 20K 237 236 235 2 USB引脚 INTRQ CLKOUT SUSPEND CS 20K 4 5 6 7 - 41 -

计算机组成原理实验指导书

D4 13 DACK 238 A0 3 ALE 8 O． SPEAKER SPEAKER引脚

P． 20K引脚索引 114 201 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 功能描述 外接引脚 20Vccint I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O Vccio3 I/O I/O I/O I/O I/O I/O GND I/O I/O I/O I/O 1.8V 81 功能描述 I/O I/O I/O I/O I/O TMS TCK FAST3 GND Vccint FAST4 外接引PCI_ADPCI_CBPCI_PAPCI_SBPCI_SE20K_T20K_TC--- GND 1.8V --- 201616161616161616161717功能描I/o,NRS GND I/O I/O,NWGND I/O,DATI/O I/O I/O,DATI/O I/O I/O I/O I/O I/O I/O Vccio8 I/O Vccint I/O I/O,DATI/O I/O 外接引脚 --- GND IRDA_TX--- GND IRDA_RXPS1_DATA PS1_CLK PS2_DATA PS2_CLK VGA_VSYVGA_HSYVGA_RED VGA_BLUVGA_GREMCU_P20 +3.3V MCU_P21 +1.8V MCU_P22 MCU_P23 MCU_RD MCU_P24 USB_RST 82 USB_A0 83 USB_INTUSB_CLUSB_SUS84 85 86 USB_CS 87 USB_AL88 USB_D7 89 USB_D6 90 USB_D5 91 +3.3V 92 NSTATUS STATUS 17CONFDPCI_SDPCI_PEPCI_LO3.3V PCI_STPCI_DEPCI_TRPCI_IRPCI_FRPCI_CB1717171717171718181818USB_D4 93 CONF_DOUSB_D3 94 USB_D2 95 USB_D1 96 USB_D0 97 SRAM_CGND SRAM_CSRAM_CSRAM_ASRAM_A98 99 10101010I/O I/O I/O Vccio7 I/O I/O I/O I/O I/O I/O - 42 -

计算机组成原理实验指导书

24 25 26 27 28 I/O I/O GND Vccint GND SRAM_ASRAM_IGND 1.8V GND 1010101010I/O I/O I/O I/O GND I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O Vccio7 I/O Vccint I/O I/O I/O I/O I/O I/O I/O I/O PCI_ADPCI_ADPCI_ADPCI_ADGND PCI_ADPCI_ADPCI_ADPCI_ADPCI_IDPCI_CBPCI_ADPCI_ADPCI_ADPCI_ADPCI_AD+3.3V PCI_AD+1.8V PCI_ADPCI_ADPCI_REPCI_GN--- PCI_RSPCI_PRPCI_PR181818181818191919191919191919192020202020202020202021I/O I/O,DATI/O I/O GND I/O,DATI/O I/O I/O I/O I/O MCU_WR MCU_P25 MCU_T1 MCU_P26 GND MCU_T0 MCU_P27 MCU_INTMCU_PSEMCU_INTMCU_ACE 29 MSEL0 30 MSEL1 31 CLKIP 32 CLK_EN33 NCONFI34 CLK3P 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 I/O I/O I/O I/O I/O I/O I/O GND I/O I/O Vccio5 I/O I/O I/O I/O I/O MSEL0 10MSEL1 110 33M --- 111 112 CONFIG 113 --- SRAM_ISRAM_ISRAM_ISRAM_ISRAM_ISRAM_ISRAM_IGND SRAM_ASRAM_C+3.3V SRAM_ASRAM_ASRAM_ASRAM_ASRAM_A114 115 116 117 118 119 1212121212121212121213I/O,DATMCU_TXD I/O I/O I/O Vccio1 I/O,DATI/O I/O I/O I/O,CLI/O,RDI/O,INII/O TD0 FAST2 Vccint MCU_RXMCU_P07 MCU_P06 +3.3V MCU_P17 MCU_P05 MCU_P16 MCU_P4 --- --- --- MCU_P15 20K_TD0 --- 1.8V - 43 -

计算机组成原理实验指导书

51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 I/O I/O I/O I/O I/O GND I/O I/O I/O Vccint I/O I/O I/O I/O I/O I/O Vccio4 I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O SRAM_ASRAM_ASRAM_WSRAM_ASRAM_AGND SRAM_ASRAM_ASRAM_O1.8V PCI_REQPCI_ACK131313131313131313141414I/O GND I/O I/O I/O,LCK4 I/O GND I/O,LCK2 CLKLK_OI/O GND_LKOVCC_LKOI/O,DEV_VCC_CKLVccint GND GND_CKLVccio6 TD1 NCE CLK2p DCLK DATA0 CLK4P CLKLK_FI/O,DEV_I/O,CS PCI_INGND PCI_INPCI_IN--- PCI_INGND --- PCI_CL GND +3.3V --- +3.3V 1.8V GND GND +3.3V 20K_TDGND 25M 211 GND 2121212121212121222222222222222222222323FAST1 NCE0 TRST I/O I/O I/O GND I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O Vccio2 I/O I/O I/O I/O I/O I/O I/O I/O GND --- --- 20K_RST MCU_P3 MCU_P14 MCU_P2 GND MCU_P13 MCU_P1 MCU_P12 MCU_P0 MCU_P11 MCU_P10 --- --- RS232_CD RS232_RT+3.3V RS232_TX RS232_RX RS232_RI RS232_DTRS232_CTUSB_RD USB_WR USB_DRQ PCI_AD0 14PCI_AD1 14PCI_AD2 14PCI_AD3 14+3.3V 14PCI_AD4 14PCI_AD5 14PCI_AD6 15PCI_AD7 15PCI_AD8 15PCI_CBE15DCLK 23DATA 23LOW_C--- --- --- 23232323PCI_AD9 15PCI_AD1PCI_AD1PCI_AD1151515- 44 -

计算机组成原理实验指导书

78 79 80 GND I/O I/O GND PCI_AD1PCI_AD1151516GND_CKLVCC_CKLI/O,NCS GND +3.3V --- 232324I/O I/O GND USB_DACUSB_EOT GND - 45 -

第二部分 课程实验

实验1 Quartus Ⅱ的使用

一、实验目的

1.掌握Quartus Ⅱ的基本使用方法。

2.了解74138（3：8）译码器、74244b、74273b的功能。

3.利用Quartus Ⅱ验证74138（3：8）译码器、74244b、74273b的功能。 二、实验任务

1.熟悉Quartus Ⅱ中管理项目、输入原理图以及仿真的设计方法与流程。 2.设计74138、74244b和74273b三种器件的功能验证电路图。

3.新建项目，利用原理图编辑方式输入电路，依照各器件功能表（见附录）分别进行仿真，验证这三种器件的功能。

三、实验要求

1.做好实验预习，掌握74138、74244b、74273b的功能特性。 2.写出实验报告，内容如下： ①实验目的。 ②实验电路图。 ③完整的实验步骤。

④74138、74244b和74273b的功能仿真波形，有关输入输出信号要标注清楚。 ⑤仿真波形及仿真波形的分析方法、分析过程和分析结果。

-46-

实验2 运算器组成实验

一、实验目的

1.掌握算术逻辑运算单元（ALU）的工作原理。 2.熟悉简单运算器的数据传送通路。

3.掌握8位补码加/减法运算器的设计方法。 4.掌握运算器电路的仿真测试方法。

二、实验电路

实验参考电路如下图所示，下图（a）是1位全加器的电路原理图，图（b）是由1位全加器采用行波进位方法设计的多位补码加/减法运算器。

图1 补码加/减法运算器

三、实验任务

1．设计一个8位补码加/减法运算器

（1）参考图1，在QUARTUS II里输入原理图，设计一个8位补码加/减法运算器。 （2）创建波形文件，对该8位补码加/减法运算器进行功能仿真测试。 （3）测试通过后，封装成一个芯片。 2．设计8位运算器通路电路

参考下图2，利用实验任务1设计的8位补码加/减法运算器芯片建立运算器通路。 3．利用仿真波形，测试数据通路的正确性。

设定各控制信号的状态，完成下列操作，要求记录各控制信号的值及时序关系。

（1）在输入数据IN7~IN0上输入数据后，开启输入缓冲三态门，检查总线BUS7~BUS0上的值与IN0~IN7端输

入的数据是否一致。

（2）给DR1存入55H，检查数据是否存入，请说明检查方法。 （3）给DR2存入AAH，检查数据是否存入，请说明检查方法。

（4）完成加法运算，求55H+AAH，检查运算结果是否正确，请说明检查方法。

（5）完成减法运算，分别求55H-AAH和AAH-55H，检查运算结果是否正确，请说明检查方法。

（6）求12H+34H-56H，将结果存入寄存器R0，检查运算结果是否正确，同时检查数据是否存入，请说明检查方法。

-47-

本文来源：https://www.bwwdw.com/article/5czw.html