基于FPGA的FIR升余弦滚降滤波器设计与实现

基于FPGA的FIR升余弦滚降滤波器设计与实现

通往电凉技术 .旦 鲞箜箜塑文章编号:0 93 6 ( 0 7 0一0 90 1 0—6 4 2 0 ) 2( 1—3 )

Tlo wr e nl i ec P eTc ogs em o h oe

M r2,0, o 2 N. 520 VI 4 o 2 . 7 . i 瑟0 磷濑

基于 F GA的 F R升余弦滚降滤波器设计与实现 P I陈圣俭,晶晶郭(北电力大学研究生院,京 12 0 )华北 0 26

摘要:为了降低 FR滤波器对 F G资源的消耗, I P A同时能够直接验证其滤波性能.文中采用乘法器和加法器共享以 及 ME L A Y型状态机的实现方法,以及卷积,零等算法,插来实现 FR升余弦滚降滤波设计, I同时给出了在 Qu r sI环 at I u境下的时序仿真结果 .实践表明,此方法可以节省大量的 F GA资源, P仅仅需要 10多个 L 0 E逻辑单元,就可以有效解决 F R数字滤波器算法在 F GA设计中资源紧张的问题 . I P关键词: P F GA; I滤波器; atsI FR Qu ru I

中图分类号: 7 3 TN 1

文献标识码:A

De in a d I pe e t t n o ie sn l o f sg n m lm n a i fRas d Co i eRol f o— FI Fi e s d o GA R l rBa e n FP tC N h n - a, HE S e gj n GUO J gj g i i— n n i

( o ue pi t n, rhC iaEeti P we ies y B in 0 2 6 C i ) C mp trAp l ai s Not hn l r o r c o c c Unvri, e ig1 2 0, hn t j aAb ta t n o d r t e u e F GA e o r e o s mp in a d t ie ty v rf h u c in o I f tr s r c:I r e o r d c P r s u c s c n u t n o d r c l e iy t e f n t fF R i e,mu t l r o o l li i p ep o e sn n t u n s h rn EAL s a e ma h n t o n o v l t n a d i t r o a i n ag rt m r d p e o r c s i g is r me t,s a i g M Y- t t c i e me h d a d c n o u i n n e p lt lo i o o h a ea o tdt

a he et erie o ier l o f R i e e in c iv h asd c sn ol f FI fl rd sg .Th i n i lt nr s lsi at sI e vr n n sas ie — t etmigsmuai e ut nQu ru I n i me ti logv n i o o nt i a e .Th r c ie s o h tt i m e h d c n s v to GA e o r e,wh c u tn e v r 1 ( E lg c u i h sp p r e p a t h ws t a h s c t o a a ea l f o FP rsucs ih j s e d o e ()L o i n t ) t fe tv l o v h R i i lf t r d sg lo i m s i GA e o r e is e . o e fc i ey s l e t eFI d g t i e e i n ag rt a l h n FP r s u c s u s

Ke r s ywo d:FP GA;FI f tr R i e;Qu ru 1 l at sI

0引言 数字滤波是移动通信和无线网络应用中的一种重要的处理部件,它可以满足滤波器对幅度和相位特性的严格要求,免模拟滤波器所无法克服的电压漂移,避 温度漂移和噪声等问题 .有限冲激响应, I F R滤波器可以在设计任意幅频特性的同时,证严格的线性相保位特性,同时由于其实现结构主要是非递归的,因此F R滤波器可以稳定工作 . I 目前 F R数字滤波器大致有以下几种实

现方法: I

用乘法器和加法器共享, AL型状态机的实现方 ME Y法,以及卷积,插零等算法,实现 FR升余弦滚降滤来 I波设计,同时给出了在 Qu ru I境下的时序仿真 atsI环结果.

1 F R升余弦滚降滤波的工作原理 IFR滤波器为升余弦滚降滤波的低通滤波器, I属于数字滤波器中的非递归类型,瞬间的输出响应仅其仅取决于当时以及以前的激励,与以前的输出无关,而

( )用单片通用数字滤波器集成电路,由于字 1使但长和阶数的规格少,易完全满足实际需要 .不 ( )用 D P器件实现,用 DS 2采 S使 P器件设计 FR I滤波器相对较简单,应用也最为广泛,其其唯一缺点是

具体来讲, I滤波器对输入采样 UE行操作, FR进 K为下变量,来说明在输人中特定采样的位置,用其结果保存在 y中,系统传递函数如下:y=∑^ iUE (为 ( ()}门 i )~L);

在本 F R模块设计中, I采取 2 4阶的 F R滤波器 I

程序顺序执行,尽管 D P器件性能不断提高, S但在某些实时性要求极高的场合中受到限制 . ( )用 F G实现,用 F GA实现 F R滤波 3采 P A利 P I器,由于采用的是硬件并行算法,因此非常适合实时通信要求高的场合 . 综上所述,由于 F G具有开发时间短,于升 P A便级等诸多特点,移动通信和无线网络中采用 F G在 P A设计技术来实现通信算法处理也越来越广泛 .本文采收稿日期:20—01 0 61— 1作者简介:陈圣俭 (96 )男, 16一,华北电力大学计算机学院教授, 主要研究方向:计算机测控技术 .

结构,样 2这 4个采样值分别与 2 4阶的 FR常系数 h I ()乘, F R常系数 h i决定滤波器的特征函数,相由 I () 然后将相乘后所得的结果进行累加就形成本次采样的结果. 输入是 4). Hz的 1 i采样信号,输出为 ( 6k 9 6bt而16 8 . 3 4MHz 1 i信号,以在 F R滤波器前先的 6 bt所 I

实现数据的 4倍内插,即每个数据后插入 3个 ' ' 0信号,内插后的信号进行 FR滤波 .由于滤波器的输入 I信号进行了内插操作,当于每一个 16 8相 .3 4MHz的1 i信号输出都只与当前连续的 6个 4 9 6k的 6bt 0 . Hz

1 i采样输入信号相关, 6 0. Hz 6 t b这个4 96k采样输人

基于FPGA的FIR升余弦滚降滤波器设计与实现

通镌电潦技术20 0 7年 3月 2 5日第 2 4卷第 2期M a. 2 r 5,2 )7,Vo .2 . 2 () ( 1 4 No

信号分别与相应的 F R常系数相乘,累加,就实 I并这现了 2 4阶的卷积,到输出的1 6 8 得 . 3 4MHz信号 .

1 6 8 . 3 4MHz号输出在通过 F R滤

波器时,信 I只需要在不同的时隙完成 6次相乘, 5次相加,而实现乘法从

2 FR升余弦滚降滤波的实现 I2 1 F R升余弦滚降滤波的实现方法 . I数据在 D P中经过扩频,制后, F G进行 S调送 P A

器,法器共享 .本 FR升余弦滚降滤波器有两个通加 I道,组是 I道,一通另一组是 Q通道 .其实,每个通道的脉冲成型和升余弦滚降滤波的算法结构,辑结构逻都一样 .当然也可以把 IQ两个通道的滤波复用成,个通道,入数据为 IQ两路复用的方式, IQ输/即/交替输入,进行 FR滤波时,路的运算是完全相在 I两一

F R升余弦滚降滤波处理,0 . b s I 49 6k p的采样信号,通过 F R升余弦滚降滤波器作相关的算法,积以及相 I卷应的插零后,出 1 6 8 p的数据信号,掉其他输 . 3 4Mb s滤噪声,后发送到 D数模转换芯片进行处理 .然 A 本设计中用乘法器的方法实现 F R滤波器 .为 I了节省资源,入的信号须采用移位寄存器, I输 F R滤波采用乘法器,法器共享式的算法结构 .这样,个加每

同的 . 在编写算法源程序时,采用 ME Y型状态机方 AL

法来实现 FR升余弦滚降滤波的,出的数据不仅与 I输当前的状态有关,而且也与所有的输入信号有关 . 具体实现如图 1示:所

图 1 FR升余弦滚降滤波的实现方法 I

说明:

真.

( )入信号为 IQ交替的形式,,的数据速率 1输, IQ分别是 4 9 6k p,相当于输入信号速率为 0 . b s8 9 2k p . 1 . b s

2 4 F R升余弦滚降滤波 F G . I P A程序编译结果

( )二步是将 I Q数据分别取出, 6次数据 2第,做移位得到连续 6个 IQ的数据 ./ () 3每一组数据对应四组系数,组系数都有 6每 个,一共是 2 4个系数 .一组数据分别与四组系数进行乘法和加法运算后得到四个输出数据,实现了数据就速率 4倍 . ( )出是 IQ交错的,以乘加的运算顺序应 4输,所

FR升余弦滚降滤波 F GA程序代码编译完成 I P后仅仅需要 10个 L 2 E逻辑单元,节省了大量的资源, 该算法具有极大的优势,以有效解决在 F G设计可 PA中资源紧张的问题,编译结果如图 2所示 .2 5 F R升余弦滚降滤波时序仿真结果 . I

说明:1S () HA .从 D P输入 IQ交替的数据; D: S/I )N: N(I 5经过移位寄存器移位的六个点,为数一变

据速率为 3 2Mb sIQ交替; H— . p,/ C MUL A:到 T—送乘法器的数据; MUL 与数据相对应的系数; T B

: CH S UM I S GNAL:法器的输入信号,上一加即次乘加的结果; CH AC UMUL E E UL本次乘加的结 C AT R S T:果;

该也是 IQ交错的,,即相邻的 IQ乘以相同的一组系,数,图 1如所示 . 2 2 FeA选型 . l

由于 F R滤波器需要采用大量的乘法器和加法 I器等硬件资源, tr司的 C c n Al a公 e yl e系列的 F GA o P 具有丰富的资源,选择 E 1 6就足够满足 2现 PC 4阶 F R数字滤波器的设计要求, P C I E 1 6基本资源:O电 I压3 3V,电压 1 5V,辑单元 ( E) 59 0个, .核 .逻 L有 8 RAM块 ( k 4 B+奇偶校验 ) 2个,相环 ( I有 2有 (锁 ) P L)个. 2 3开发环境和仿真软件 .本 F R滤波器是在 Al r公司 Qu ru . I ta e ats I 0版 I5

CH RE O K I G L C SGNAL:锁数时钟,第六个在

时钟时将 C AC UMUL _ E UL的值进行锁 H— C AT R S T存,存结果为 CH— G TQ R G锁 RE E D D:出数据, 3 2MHz低电平 (生 A输在 .产 3 2MHz .的状态机的 S 7的位置 ) C RE T 将 H— G— O— R G的数据送出 . E ()求 IQ输出数据速率为 16Mb s由于是 2要/ . p,

本软件开发环境下,行 F G程序编译和时序仿进 P A

两路交替输出,当于数据速率是32Mbs在一个相 . p,

基于FPGA的FIR升余弦滚降滤波器设计与实现

通馋电潦技术【) 3月 2 ) ( 7年 51 2第 2期 3第 4卷

陈圣俭等:基于 F GA的 FR升余弦滚降 P I滤波器设计与实现

Te cm P w r cn lge l o o e h o i e Te o s Ma.2, 0 7 o.2 o r 5 2 0,V 1 4N .2

3 2MHz .的时钟有 6乘 5加,由于是乘加并行运算,所以需要六个时钟就可以得到一个数据 .F GA的时钟 P是 3 2MHz能够满足这个时序要求 ., () I 3 F R运算后得到 3 2位输出数据 .DAC输入数据为 1,以选取 F GA输出的高 1送 D 4位所 P 4位 A雹 R_m RR . I~I

芯片进行变换 .由于 F R中的乘法器采用补码运算, I 乘法器输出的结果前两位都是符号位,以将最高位所去掉,次高位开始取 1 .从 4位

FR滤波器的时序仿真示意图如图 3所示 . I

图 2 Fe A程序编译结果 l

}K C LⅡ 2} J 5A L}H D 5A

1咖唧唧唧 砌唧唧唧唧哪唧唧唧唧咖唧唧唧唧唧唧唧『]D 9 F l A A^

lI11 ff 66

I

『I衅衅 A A A

l

l

l

l

l

J77 f D

}

l

l

l

i1 I"加芏lⅣ. n

X~g c l4 4 IB8∞优 c

X~g l4 c 4 j黼

I衅衅 I

44 7 I 8黜c B

I衅衅 I

i I f三嵋 H王 H王 F

A F"jE 0 c 4瓣 D

5 c22 55 0 F99∞ 5 x2 0∞∞

阱I66 f1 DD44 EE 63 4I DD 6

5 c15 00 FF 2199 0D 9蟠 5 I ∞锄≈

X阱肝I66 1D D 144 EE 删D

55 cc I l12 00 FF 5199 0D 9蟠 5踟

2

I 阱肝ID D6州44 EE 11I 00 66 0D

楚地

i c hL Ⅳ『~T l U 1 A

XX~ X X

III 7 IIID III 7 III衅 II IIxF II 4 IIl 4 9

IXX 4 IX衅 ( X~7 XX X

I

1cHf h UA 2 l Ⅳ U MLB T Fh s i c a 2 壬 a I H也c a d a I e _iId2eog 1 ' ll "~ g_ e l_

I I咖 0忙 A2 E^ E

I l

I IIIF II 7 I 7 II 3 II I I D I IIII II IIX咀 I I

III 7 I j憋 II x I JXIXI IX)

II

【II II)

I I0 IIX X 1I III B 6

眦 A I l;XX' III 7 IXI0F II 0.XI贼 I ( XX X o~ IX 3 XI1D IX 0 II 铺吲I 9 6 X 73 II础 III0庄9 XI06 E3 XI 2 5X II14cXIl^ 9 I 5 A5 II懈 X瑚 IX畦 09 BF 25 D

X I III× III III III III I I IIⅪ III III III III I I I

00 0 0 0

盟 di AD D 1

I,

1

1ln l 1 nn FF n lI l n

1l] l nl l119 0 2^

11n 1 1l 删砌]l]1XA o~?

三 D AD 2

AC DL K

] l L

U

U

图 3 F R滤波器的时序仿真示意图 I清华大学出版社,02 20.

3结束语采用 F GA实现 2 P 4阶 F R有限脉冲数字滤波器 I

是一次非常成功的设计,仅克服传统滤波器设计带不来的诸多弊端,时也提高了系统的整体性能 .目前,同 该 F R滤波器已经成功地在无线基站中得到了应用 . I参考文献:[]刘 1凌,胡永生译, yr a s.Dii l i a P o UweMee- ee gt g l r— B aS n

[ 3边计年,宏熙译, tf jh l 2薛 Se n Soom,L n atLn h a e n r id . VHD o einr[ .北京: L F r s esM] D g清华大学出版社,0 0 20. []李宗伯, 3王蓉晖译,a sR,Ar t n,gi Gry Jme msr g F al a. o R peett nadS nh s (eo d[ . e rsnai n y tei S cn ) M]北京: o s机械工业出版社,0 0 20. []褚振勇, 4翁木林.F GA设计及应用[ . P M]西安:西安电子科技大学出版社,02 20. E]彭林.三代移动通信技术[ .京: 5第 M]北电子工业出版社,0 3 20.

cs n t Fe r r m b a r y[ .京: e i Wi id o a alG t A r sM~北 s g h lP g m e e a -

[] C c n系列数据手册, P C 6 yl e o E 1 6参考设计资料[] A tr Z,l a e公司,0 5 20.· 21·

本文来源：https://www.bwwdw.com/article/57yh.html