苏州大学《计算机硬件技术》期末考试

8259中断实验

实验要求：单次脉冲输出与主片8259的IR7相连，按动一次单次脉冲，产生一次外部中断，在显示屏上输出一个字符“7”

SSTACK SEGMENT STACK DW 32 DUP(?) SSTACK ENDS CODE SEGMENT

ASSUME CS :CODE START:PUSH DS MOVE DS,AX

MOV AX,OFFSET MIR7 MOV SI,003CH; MOV [SI] ,AX; MOV AX,CS; MOV SI,003EH

MOV [SI],AX; CLI POP DS ;初始化主片8259 MOV AL,11H

OUT 20H,AL; MOV AL,08H

OUT 21H,AL; MOV AL,04H

OUT 21H,AL; MOV AL,01H

OUT 21H,AL; MOV AL,6FH; OUT 21H,AL STI AA1: NOP JMP AA1 MIR7:STI

CALL DELAY MOV AX,0137H

INT 10H; MOV AX,0120H INT 10H

MOV AL,20H

OUT 20H,AL; IRET

DELAY:PUSH CX

取中断入口地址 中断矢量地址

填IRQ7的偏移矢量 段地址 填IRQ7的段地址矢量 ICW1 ICW2 ICW3 ICW4 OCW1 显示字符7 中断结束指令 MOV CX,0F00H AA0: PUSH AX POP AX LOOP AA0 POP CX RET CODE ENDS

END START

如果改成显示字符为6则程序变为 SSTACK SEGMENT STACK DW 32 DUP (?) SSTACK ENDS CODE SEGMENT

ASSUME CS: CODE START: PUSH DS MOVE DS, AX

MOV AX,OFFSET MIR6 取中断入口地址 MOV SI,0038H; 中断矢量地址

MOV [SI] ,AX; 填IRQ7的偏移矢量 MOV AX,CS; 段地址 MOV SI, 003AH

MOV [SI],AX; 填IRQ7的段地址矢量 CLI POP DS ;初始化主片8259 MOV AL, 11H

OUT 20H, AL; ICW1 MOV AL, 08H

OUT 21H, AL; ICW2 MOV AL, 04H

OUT 21H, AL; ICW3 MOV AL,01H

OUT 21H,AL; ICW4 MOV AL,2FH; OCW1 OUT 21H,AL STI AA1: NOP JMP AA1 MIR6:STI

CALL DELAY MOV AX,0137H

INT 10H; 显示字符6

MOV AX,0120H INT 10H

MOV AL,20H

OUT 20H,AL; 中断结束指令 IRET

DELAY: PUSH CX

MOV CX, 0F00H AA0: PUSH AX POP AX LOOP AA0 POP CX RET CODE ENDS

END START

问答题;

1．8086微处理器的中断结构。P229 2．8086微处理器的中断向量表。P232

3．可屏蔽中断与非屏蔽中断的区别。

可屏蔽中断是用户可以用指令禁止和允许的外部硬件中断，由8086/8088CPU的INTR引脚进入，可屏蔽中断要受标志寄存器的中断允许标志位IF的控制。若IF=0，则CPU处于关中断状态，不响应INTR；若IF=1，则CPU处于开中断状态，将响应INTR。

非屏蔽中断是用户不能用指令禁止和允许的中断，由8086/8088CPU的NMI引脚进入，非屏蔽中断不受标志寄存器的中断允许标志位IF的控制。

4．中断响应处理过程。

所有中断处理过程都包括中断请求、中断响应、中断处理与中断返回等环节，当同时发生多个中断请求时，CPU将根据各中断源的优先权的高低来处理（由高到低分别为内部中断、NMI中断、INTR中断、单步中断）

5．中断响应周期完成的时间事件。

8086的中断响应时序由两个INTA中断响应总线周期组合，第1个INTA总线周期表示一个中断响应正在进行中，第2个INTA总线周期中，中断类型号必须在16位数据总线的低半部分（AD0~AD7）上传送给8086。

6．8259中断管理器的功能。

1）单片8259A能管理8级中断。采用联级的方式，可用9片8259A构成64级主从式中断系统。每级中断可由程序单独屏蔽或允许。

2）当有多个中断请求时，能在判别其优先权后，将其最高优先权的中断请求送CPU处理，并能在处理中断时允许中断嵌套。

3）在CPU响应中断后，它可在中断响应周期内提供相应的中断类型号，使CPU立即转向中断入口地址去执行中断服务程序。

4）8259A可通过编程按多种不同方式工作，从而能方便地满足多种类型微机中断系统的需

要。

7．输入输出数据传送方式及各自特点。

1）程序传送：指CPU与外设间的数据交换在程序控制（即IN或OUT指令控制）下进行 1.无条件传送：又称同步传送，实质是用程序来定时同步传送数据，对少量数据传送来说，是最省时间的一种传送方法，适用于各类巡回检测和过程控制。一般，这些外设随时做好了数据传送的准备，而无须检测其状态。

2.程序查询传送：是有条件的异步传送，在执行输入（IN指令）或输出（OUT指令）前，要先查询接口中状态寄存器的状态。 2）中断传送

外设或其他中断源中止CPU当前正在执行的程序转向该外设服务的程序，一旦服务结束，又返回原程序继续工作，好处是大大提高了CPU的工作效率。 3）直接存储器存取传送

直接存储器存取传送（DMA）：又称数据通道方式，是一种由专门的硬件电路执行I/O交换的传送方式，它让外设接口可以直接与内存进行高速的数据传送而不必经过CPU。

8．DMA操作过程

当接口准备就绪，便向DMA控制器发DMA请求，接着CPU通过HOLD引脚接收DMA控制器发出的总线请求。通常，CPU在完成当前总线操作以后，就会在HLDA引脚上向DMA控制器发出允许信号而影响总线请求，DMA控制器接收到此信号后就接管了对总线的控制权。此后，当DMA传送结束，DMA控制器就将HOLD信号变为低电平，并放弃对总线的控制。8086检测到HOLD信号变为低电平后，也将HLDA信号变为低电平，于是CPU又恢复对系统总线的控制权。至于DMA控制器什么时候交还对总线的控制权，取决于是进行单个数据传输，还是进行数据块传输，它总是在传输完单个数据或数据块后才交出总线控制权。

9．接口电路基本结构中，需完成的功能。

1)设置数据的寄存、缓存与锁存，以适应CPU与外设之间的差异。 2）能够进行信息码制的转换。

3）能够协调CPU和外设两者在信息的类型和电平的差异。 4）协调时序差异。 5）设置中断和DMA控制逻辑，以保证在中断和DMA允许的情况下产生中断和DMA请求信号，并在接受到中断和DMA应答后完成中断处理和DMA传输。

6）除上述功能外，一般接口电路都是可以编程控制的，能根据CPU的命令进行功能交换。

10．ROM、SRAM、DRAM各自特点。

1）静态内存（SRAM）常用作为系统的高速缓存（通常用于一级缓存和二级缓存），由6个MOS管组成的RS触发器组成，每一个触发器就构成存储体的一位。

2）动态内存（DRAM）即通常所提到的内存，是以MOS管栅极电容是否充有电荷来存储信息的，其基本单元电路是由四管、三管和单管组成，以三管和单管较为常用。由于它所需的管子较少，故可以扩大每片存储器芯片的容量，并且其功耗较低，所以在微机系统中，大多数采用DRAM芯片。，

3）只能读出原有的内容，不能由用户再写入新内容。原来存储的内容是采用掩膜技术由厂家一次性写入的，并永久保存下来。它一般用来存放专用的固定程序和数据，不会因断电而

丢失。

11．分层存储体系的结构与特点。P210 1）一级缓存

一级缓存都内置在CPU内部与CPU同速运行，可以有效地提高CPU的运行效率。一级缓存越大，CPU的运行效率越高，但受到CPU内部结构的限制，一级缓存的容量都很小。 2）二级缓存

二级缓存是处理器内部的一些缓冲存储器。他分内部和外部两种芯片。内部的二级缓存运行速度与主频相同，而外部的二级缓存只有主频的一半。二级缓存是CPU性能表现的关键之一。在CPU核心不变的情况下，增加二级缓存容量，能使性能大幅度提高。二级缓存工作主频比较灵活，可与CPU同频也可不同。

12．存储器与CPU连接及地址空间分析。P189

13．串行异步通信数据传输格式。p280 1）起始位，它一定是逻辑0电平。 2）数据位（5~8位）。它紧跟在起始位后，是要被传送的数据。传送时线传送低位，后传送高位。

3）奇偶校验位。占一位，奇校验或偶校验。

4）停止位。可以是1位、1.5位或2位，它一定是逻辑1电平。

14．SCSI、SATA、IEEE1394接口特点。

1）SCSI应用范围广、多任务、带宽大、CPU占用率低、是向前兼容的。

2）SATA采用串行方式传输数据，使用嵌入式时种信号，具备了更强的纠错能力，能对传输指令进行检查，还具有结构简单。支持热插拔的特点。

3）IEEE1394是一种高效的串行接口标准，功能强大而且性能稳定，而且支持热拔插和即插即用，通用性强、传输速率高、实时性好、为连接设备提供电源、易于安装、连接方便。

名词解释

ISA ( industry standard architecture ) 工业标准架构

PCI （peripheral component interconnect）外设部件互联标准 USB （universal serial bus）通用串行总线

SCSI （small computer system interface）小型计算机系统接口

SATA （serial advanced technology attachment）串行先进技术附加装置 IDE （integrated drive electronics）电子集成驱动器

一、 填空题

1． 8086通过数据总线对 存储器或I/0端口 进行一次访问所需的时间为一个总线周期，一个总线周期至少包括 4 个时钟周期。

2． 8088的ALE引脚的作用是 对地址进行锁存 ；在8088读存储器周期中，

采样Ready线的目的是 CPU用这条线检测外设是准备好，以便插入TW等待周

本文来源：https://www.bwwdw.com/article/57r2.html