数电研讨 - 用CMOS传输门和CMOS非门设计边沿D触发器

用CMOS传输门和CMOS非门设计

边沿D触发器

Design Edge D Flip-flop with CMOS Transmission Gate and CMOS NAND Gate

摘要

本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器，并将其进行了拓展分析与研究。本文首先从CMOS传输门和CMOS非门组成的边沿D触发器的电路工作原理、特征方程、特征表、激励表、状态图进行了阐述，计算出激励信号D的保持时间和时钟CP的最大频率，并与TTL组成的D触发器进行了对比和应用分析。接着还将D触发器转换成JK触发器和T触发器，并分别设计了并行数据存储电路、倍频电路、单稳态电路以及脉冲震荡器这四个功能电路，在实际生活中有着重要的应用。

关键词 边沿D触发器 CMOS传输门 CMOS非门 JK触发器 D触发器

Abstract

This paper studies the use of non-CMOS and CMOS transmission gate door design edge D flip-flop, and Analysis and research conducted to expand. Edge D flip-flop circuit works from the paper first and CMOS transmission gate CMOS NAND gate composed of the characteristic equation, characteristic form, motivate table, state diagram are described, D calculate the excitation signal hold time and the maximum clock frequency of CP and the composition of the D flip-flop TTL were compared and applied analysis. Then will be converted into a JK flip-flop D flip-flop and T flip-flops, and were designed to parallel data storage circuit, multiplier circuits, one-shot pulse oscillator circuit and four functional circuit, has important in real life application.

Key Words:edge D flip-flop; CMOS transmission gate; CMOS NAND gate; JK flip-flop; T flip-flop

目录

第1章 用CMOS传输门和CMOS非门设计边沿D触发器 ................................................. 5 1.1 CMOS传输门 ............................................................................................................... 5 1.1.1组成 .......................................................................................................................... 5 1.1.2 原理 ......................................................................................................................... 5 1.1.3 结论 ......................................................................................................................... 5 1.2 CMOS非门 ...................................................................................................................... 6 1.2.1 CMOS非门的组成 ................................................................................................... 6 1.2.2 CMOS非门的原理 ................................................................................................... 6 1.2.3 CMOS非门的传输延迟时间 ................................................................................... 7 1.3用CMOS传输门和CMOS非门设计边沿D触发器 ..................................................... 7 1.3.1 电路组成 ................................................................................................................. 7 1.3.2 电路原理 ................................................................................................................. 7 1.3.3 特征方程，特征表，激励表与状态图 ............................................................. 8 1.3.4激励信号D的保持时间和时钟CP的最大频率 ............................................... 9 1.4 CMOS构成的D触发器与TTL构成的D触发器比较 ................................................ 10 1.5 CMOS D触发器的应用——CD4013触摸开关 ............................................................ 12 第二章 将设计的边沿D触发器改成其他类型触发器 .................................................. 13 2.1将设计的D触发器转换成JK触发器 ......................................................................... 13 2.2将设计的D触发器转换成T触发器 ........................................................................... 13 第三章 基于D触发器的应用拓展电路设计 ....................................................................... 15 3.1 并行数据存储电路 ...................................................................................................... 15 3.2 倍频电路 ...................................................................................................................... 16 3.3 单稳态电路 .................................................................................................................. 18 第四章 总结 ........................................................................................................................... 26 致谢 ......................................................................................................................................... 27 参考文献 ................................................................................................................................. 27

第1章 用CMOS传输门和CMOS非门设计边沿D触发器

1.1 CMOS传输门

1.1.1组成

CMOS传输门的电路如图1-1(a)，逻辑符号如图1-1（b）所示。其中T1是NMOS管，T2是PMOS管，开启电压分别为UT1、UT2，设UDD＞（UT1+|UT2|），T1和T2的参数对称。有一对互补的电压控制信号，CL为负载电容。

信号特点：CMOS传输门的输出与输入端可以互换。一般输入电压变化范围为0～UDD，控制电压为0或UDD。

1.1.2 原理

1. C为低电平：T1、T2截止，传输门相当于开关断开。CL上电压保持不变，传输门可以保存信息。

2. C为高电平：T1、T2中至少有一只管子导通，使UO=UI，相当于开关闭合，传输门传输信息。

传输门的导通电阻为几百欧，截止电阻达50MΩ以上，平均延迟时间为几十至一二百ns。

1.1.3 结论

传输门相当于一个理想的双向开关。

图1-1（a） 图1-1（b）

1.2 CMOS非门

1.2.1 CMOS非门的组成

CMOS非门如图1-2所示，两管特性对称，柵极相连作输入端, 漏极相连作输出端,NMOS管的衬底接到电路的最低电位，PMOS管的衬底接到电路的最高电位。衬底与漏源间的PN结始终处于反偏。电源电压UDD＞UT1+|UT2|，UDD适用范围较大(3～18V)。UT1为NMOS的开启电压，UT2为PMOS的开启电压。

图1-2

1.2.2 CMOS非门的原理 1. 输入低电平UIL= 0V

UGS1＜UT1则T1截止，|UGS2|＞UT2 则T2导通，电路中电流近似为零，UDD主要降在T1，输出高电平UOH≈UDD。

2. 输入高电平UIH=UDD

T1导通、T2截止，UDD主要降在T2，输出低电平UOL≈0V。

1.2.3 CMOS非门的传输延迟时间

CMOS非门的输出电阻比TTL电路的输出电阻大，容性负载对前者传输延迟时间会产生更大的影响。

CMOS非门的输出电阻与UIH（ UIH≈UDD ）有关，因此CMOS反相器的传输延迟时间与UDD有关。

根据CMOS非门的互补对称性可知，当反相器接容性负载时，它的导通延迟时间TPHL和截止延迟时间TPLH是相等的。CMOS反相器的平均传输延迟时间约为10ns。

1.3用CMOS传输门和CMOS非门设计边沿D触发器

1.3.1 电路组成

用CMOS传输门和CMOS非门设计的边沿D触发器电路如图1-3.

图1-3

1.3.2 电路原理

1、CP为低电平时，TG1导通，TG2截止，D信号经传输门输入，Q =D、

Q=D，电路输出Q跟随信号D变化。

2、CP为上升沿时，TG1截止，TG2导通，D信号不能传输，D信号的改变对输出不会产生影响，输出端的两个非门首尾相连，保持上升沿时刻的状态不变。

3、可看出该电路实现下降沿D触发器的功能，且CP低电平时有效。

1.3.3 特征方程，特征表，激励表与状态图 特征方程：Qn+1=D 特征表（如表1-1）：

表1-1

激励表（如表1-2）：

表1-2

状态图（如图1-4）:

图1-4

1.3.4激励信号D的保持时间和时钟CP的最大频率

图1-5

如上图1-5，这个CMOS D触发器是下降沿触发器，根据CMOS管特性可得，上图中所示传输门具有传输延迟t1，非门也具有延迟t2，传输门控制端在导通和截止转换时会存在延迟t3，但是其实传输门的的延时和非门（几十纳秒）相比很小，因此t1和t3几乎可以忽略不计。所以，输入信号D只有在CP跳变之前的时间里准备好,触发器才能将数据锁存到Q输出端口，因此建立时间等于t1+ t2。在CP跳变为0之后的一段时间内，D信号不能发生变化，也就是所说的要保证信号的保持时间，大小应该是传输门的截止导通时间t3。

因此D的建立时间应该为TD?t2?t1?t3?t2（非门延时）。

CP时钟周期，低电平时间应该D的建立时间+两个非门延时（传输门忽略不计），才能保证D顺利到达输出端为3?t2。高电平时间为触发器的两个非门延时2?t2（传输门忽略不计）。

因此如果时钟周期是占空比为50%的方波，那么最小时钟周期为

3?t2+3?t2，最大频率应该为fmax?16?t2；若为占空比任意的方波，则最小

时钟周期应为2?t2+3?t2，最大频率应该为fmax?1。

5?t2

1.4 CMOS构成的D触发器与TTL构成的D触发器比较

74LS47和74HC47都是双D触发器，其功能比较的多，可用作寄存器，移位寄存器，振荡器，单稳态，分频计数器等功能。 不同的是74LS74是由TTL门电路构成而74HC74是由CMOS门电路构成，下面以TTL电路74LS74芯片和CMOS电路74HC74芯片为例,讨论分析TTL和CMOS电路的特点。为了比较方便，参数均采用额定参数。具体参数见表1-3所示。

名称 功耗P（mw） 传输延迟Tpd(ns) 低到高延时TPLH (ns) 高到低延时TPHL(ns) 建立时间Tsu(ns) 开启电压Th(V) 工作温度范围TA(℃)

二者的比较分析如下： 1.静态功耗

CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。根据上表的数据可知，74HC74芯片的静态功耗为0.004mw。同时74LS74芯片通过提高电路中个电阻的阻值，改变电阻的连接方向，降低了功耗。通过上表参数可知，74LS74的功耗为20mw。两者相比较，虽然功耗都非常低，接近于0，但是CMOS集成电路74HC74芯片的静态功耗更低，两个相差四个数量级。

2.工作电压范围

CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。由上表可知,74HC74芯片的供电电源范围为2-6V,远远大于74LS74芯片的供电电源范围4.75-5.35V。

74LS74 2

19 13 25 20

5

0-70

表1-3

74HC74 0.004 17 20 20 16

3

-40~85

3.逻辑摆幅

CMOS集成电路的逻辑高电平“1”、逻辑低电平\分别接近于电源高电位VDD及电源低电位VSS。由上表可知，输出电压Uout为– 0.5 –VCC + 0.5,当VDD=6V，VSS=0V时，输出逻辑摆幅近似7V。而74LS74芯片的输出电压摆幅为(3.5-0.35)V=3.15V。因此，CMOS集成电路74HC74芯片的逻辑摆幅比TTL集成电路的74LS74大，使得电源电压得到了充分的利用。

4.抗干扰能力

CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差。根据上表中的参数可知，74HC74芯片的高低电平差距为7V,74LS74芯片的高低电平差距为3.15V。所以可知74HC74芯片的抗干扰能力更强.根据上表的参数无法计算出电压噪声容限，所以只能利用典型值进行定性分析。CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限。

5.扇出系数

扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。

通常门的驱动能力由前级门输出的高低电平，输出的驱动电流及后级门的输入电流等参数决定。当两个电路驱动同类型的电路时，CMOS电路的驱动能力比TTL电路强得多。但是，静态情况下估算出的CMOS门扇出系数往往很大，实际使用时考虑到门电路的输入电容等因素的影响，电路中的充、放电将直接影响到信号的传输速度。因此，在信号的频率较高时，CMOS电路的扇出系数一般取10～20左右。用CMOS驱动CMOS门时通常不考虑扇出系数。用CMOS直接驱动TTL门时，通常一个只能驱动一个。

6.集成度、温度稳定性能

由于CMOS集成电路的功耗很低，内部发热量少，所以集成度可大大提高。而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。由上表可知74HC74的工作温度范围为-40~85℃，而74LS74的工作温度范围是0-70℃。因此，CMOS集成电路74HC74芯片的温度稳定性能相比于CMOS集成电路74HC74芯片更好，同时集成度也更高。

7.传输时间

根据上表的参数可知，CMOS集成电路74HC74芯片的传输延迟时间为17 ns，TTL集成电路的74LS74芯片的延迟时间为19ns，两者传输延迟时间同一数

量级，大小几乎相等，传输时间都很短，传输速度快。

TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件。它具有速度高（开关速度快）、驱动能力强等优点，但其功耗较大，集成度相对较低。TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件。它具有速度高（开关速度快）、驱动能力强等优点，但其功耗较大，集成度相对较低。

MOS电路又称场效应集成电路，属于单极型数字集成电路。单极型数字集成电路中只利用一种极性的载流子（电子或空穴）进行电传导。它的主要优点是输入阻抗高、功耗低、抗干扰能力强且适合大规模集成。

1.5 CMOS D触发器的应用——CD4013触摸开关

如图1-6，所示，M为触摸电极片，手指摸一下M，使人体泄漏的交流电在R4上的压降，其正半周信号进入IC1的第3脚即单稳态电路的CP端，使单稳态电路反转进入瞬时，其输出端Q即1脚由原来的低电位跳变为高电位，此高电位经R1向C2充电，使4脚即R1端的电位上升，当上升到复位电位时，单稳态电路复位，1脚恢复低电位。所以每触摸一次电极片M，1脚就输出一个固定宽度的正脉波。此正脉波将直接加到11脚即双稳态电路的CP端，使双稳态电路反转一次，其输出端Q即13脚电位就改变一次。当13脚为高电位时，Q1的基极透过R2获得正向电流而开通，使继电器动作，进而以它的接点来做控制。由此可见，每触摸一次电极片M，就能实现继电器“开”或“关”的动作。

图1-6

第二章 将设计的边沿D触发器改成其他类型触发器

2.1将设计的D触发器转换成JK触发器

J触发器特征方程：

Qn?1?JQn?KQn

D触发器特征方程：

Qn?1?D

比较得：

D?JQn?KQn

若用与非门实现，则得到：

电路如下图2-1所示:

D?JQn?KQn

图2-1

2.2将设计的D触发器转换成T触发器

T触发器特征方程：

Qn?1?TQn?TQn?T?Qn

J触发器特征方程：

Qn?1?JQn?KQn

只要将JK触发器的JK端相连当作T端即可实现。 电路如下图2-2所示:

图2-2

第三章 基于D触发器的应用拓展电路设计

3.1 并行数据存储电路

数字系统中常用触发器进行并行数据存储，并且利用D触发器的输入没有约束、原理简单的优点，广泛使用D触发器来存储数据。

并行存储数据电路的原理如下图3-1所示。图中使用了4个D触发器，假设4位二进制数0110分别输入4个触发器的输入端D0-D3。4个触发器由同一个时钟脉冲CLK控制，于是输入数据0110在CLK的上升沿同步被触发器存储，在输出端Q0-Q3出现了相同的数据0110，如图3-2所示。并且，4个触发器的复位端R也同时由复位信号

控制着，用于一开始使所有触发器复位。

图3-2

图3-1

3.2 倍频电路

3.2.1 倍频电路的作用

倍频电路实质上就是一种输出信号等于输入信号频率整数倍的电路，常用的是二倍频和三倍频器。在手持移动电话中倍频器的主要作用是为了提升载波信号的频率，使之工作于对应的信道；同时经倍频处理后，调频信号的频偏也可成倍提高，即提高了调频调制的灵敏度，这样可降低对调制信号的放大要求。采作倍频器的另一个好处是：可以使载波主振荡器与高频放大器隔离，减小高频寄生耦合，有得于减少高频自激现象的产生，提高整机工作稳定性。

微波倍频器是一种基本的微波电路。所谓倍频器，是指能完成输入信号频率倍增功能的电子设备。原则上，非线性器件都能实现倍频，而利用半导体器件的 非线性实现的倍频，即称为固态倍频器。当用一个正弦信号激励非线性器件时，便会在基频的谐波频率上产生功率。倍频电路的作用就是有效提取其中所需要 的谐波信号，而将其基频和不需的谐波加以抑制。

倍频器按其工作原理又可分为两大类：一种是非线性电阻倍频。这类倍频器是利用双结型晶体管、场效应晶体管或二极管的非线性电阻效应把大幅度正弦 倍频器的原理波变成电流脉冲，再用选频回路将所需要的谐波选出，以完成倍频作用。

另一种非线性电抗倍频，亦称为―参量倍频‖。其一是利用PN结或金属一半导体结电容的非线性变化得到输入信号的谐波，经滤波器选出需要的频率.变容二极管倍频器、阶跃二极管倍频器以及利用集电极非线性效应做成的三极管倍频器都是非线性电容构成的倍频器；其二是利用非线性电感构成的倍频器。例如利用雪崩二极管雪崩渡越效应引起的非线性电感实现的倍频。

目前，在频率较低、倍频次数不是很高的场合，人们常采用晶体管有源倍频来实现 而在频率较高时往往采用变容二极管或是阶跃恢复二极管等无源电路。随着截止 频率很高的各种场效应管的出现，人们对利用场效应管的非线性来实现次数较低的倍频电路表现出极大的兴趣。

3.2.2 基于D触发器设计的倍频电路原理图

基于D触发器的倍频电路如下图3-3所示。数据由A点输入，经过时钟CLK上升沿，触发器1输出数据B，B信号在下一个时钟的上升沿后，从触发器2输出，信号为C，再将信号B、C异或，就可以得到脉冲宽度为一个时钟周期的倍频信号D。各点输出波形如图3-4所示。

图3-3

图3-4

可见，采用此方法实现的电路输出信号的脉冲宽度可由输入时钟周期的大小随意调节，但要保证时钟的频率要大于两倍的输入信号的频率。

3.2.3 倍频电路的性能分析

在用倍频链实现高频、高稳微波振荡源的过程中，倍频电路倍频效率的高低不仅对简化电路和保持电路稳定性影响较大，而且对整个电路杂散、谐波的抑制都起着重要作用。传统的设计过程需要复杂的理论推导、大量的试验验证，或者依赖于经验进行设计，而在现实工程应用中，如频率不是很常用，倍频次数又较高，采用外协加工，成本和时间都不划算等。对于这些情况，探索一个能快速有效设计出倍频性能电路的方法就显得十分有必要了。

传统电路倍频的方法实现比较繁琐，并且工作稳定性差，本倍频电路属于全数字型实用倍频电路，采用基于CMOS设计的D触发器构成，对输入的数据没有要求，并且电路原理非常简单，便于电路调试，相比于其余复杂的设计显得十分快速简便，是一个工作可靠、可调性强、抗干扰好、成本和花费时间都很少的理想电路。除此之外，本设计还拥有CMOS电路的优点，如静态功耗小；工作电压范围大；逻辑摆幅大，充分利用了电源电压；抗干扰能力强；扇出系数大；集成度高；温度稳定性能好；速度快等。

3.3 单稳态电路

3.3.1 基于D触发器设计的单稳态电路

单稳态电路是指只有一个稳定状态，触发翻转后经过一段时间会回到原来的稳定状态的电路，一般用来产生一定时间宽度的（正或负）脉冲信号，作固定脉冲宽度整形。图3-5为用D触发器构成的单稳态电路。数据端D接高电平，因此在时间脉冲上升沿的作用下，Q端输出为1，并通过R给C充电，当C上电压超过R端转换电压时，触发器翻转，Q端变为低电平。各点波形如图3-6所示。Q端输出脉冲宽度T=0.7RC。

图3-5 图3-6

3.3.2 其他单稳态触发器

1. 用TTL门电路构成的单稳态触发器

如图3-7所示是微分型单稳态电路，它的暂稳态是靠RC电路的充放电过程来维持的。由于图示电路的RC电路接成微分电路形式，故该电路又称为微分型单稳态触发器。

图3-7

电路的工作原理如下：

① 当输入信号UI为0时，电路处于稳态。UI2=VDD，UO=UOL =0，UO1＝UOH =VDD。

② 当外加触发信号，电路翻转到暂稳态。UI产生正跳变时，UO1产生负跳变，经过电容C耦合，使UI2产生负跳变，G2输出UO产生正跳变；UO的正跳变反馈到G1输入端，从而导致如下正反馈过程：

，使电路迅速变为G1导通、G2截止的状态，此时，电

路处于UO1=UOL、UO=UO2=UOH的状态。然而这一状态是不能长久保持的，故称为暂稳态。

③ 电容C充电，电路由暂稳态自动返回稳态。

在暂稳态期间，VDD经R对C充电，使UI2上升。当UI2上升达到G2的UTH时，电路会发生如下正反馈过程： ，使电路迅速由暂稳态返回稳态，UO1=UOH、UO=UO2=UOL。从暂稳态自动返回稳态之后，电容C将通过电阻R放电，使电容上的电压恢复到稳态时的初始值。 单稳态触发器的工作波形如下图3-8所示。

图3-8

2.TTL集成单稳态触发器电路74121

用集成门电路构成的单稳态触发器虽然电路简单，但输出脉冲宽度的稳定性较差，调节范围小，而且触发方式单一。因此实际应用中常采用集成单稳态触发器。74121是一种不可重复触发的单稳态触发器，它既可采用上升沿触发，又可采用下降沿触发，其内部还设有定时电阻Rint(约为2kΩ)。

74121的电路符号如图3-9所示，电路功能表如图3-1所示。

图3-9 表3-1

3.CMOS集成单稳态触发器4538

4538是CMOS精密单稳态触发器。由于采用了线性CMOS技术，可得到高精度的输出脉冲宽度。

4. 不同类型单稳态触发器的性能分析

文中利用CMOS构成D触发器并设计出的单稳态电路具有按钮的―复位‖特性，在实际中的应用也很广泛。而且，用CMOS设计而成的D触发器实现的单稳态电路既具有D触发器暂稳态灵活可调、电路简单、可灵活驱动的优点，也具有COMS静态功耗小；工作电压范围大；逻辑摆幅大，充分利用了电源电压；抗干扰能力强；扇出系数大；集成度高；温度稳定性能好；速度快等的优点，非常适合于实际应用。

用TTL门电路构成的单稳态触发器电路简单，但输出脉冲宽度的稳定性较差，调节范围小，而且触发方式单一。

通过专门的集成单稳态电路元件如74121，74122，74123等来获得单稳态电路，输出脉冲宽度的稳定性好，调节范围广，而且触发方式不唯一。

当然我们在实际生活中选用的时候还需要考虑时间、成本、可行性等因素，所以要依据具体情况选择。

3.3.3 单稳态电路的应用举例 1.定时

由于单稳态触发器能产生一定宽度tW的矩型输出脉冲，如利用这个矩形脉冲作为定时信号去控制某电路，可使其在tW时间内动作或不动作。在实际生活中也有广泛的应用，如相机自拍定时器，

例如，利用单稳态输出的矩形脉冲作为与门输入的控制信号如图3-10，则只有这个矩形波的tW时间内，信号VA才有可能通过与门。

图3-10

2．延时

我们在生活中处处用到的延时节能照明灯，弹簧门，全自动门，红外遥控延时

灯（适用于夜间需要临时的情况。这种照明在使用红外遥控发射器将其接通后不需再用遥控器来关闭，而是通过电路内已设定的延时电路进行延时后自动关闭。延时时间一般可设定为一至两分钟）等，都是单稳态电路的延时作用在时序控制方面的应用。

单稳态触发器的延时作用不难从图3-11所示微分型单稳态触发器的工作波形看出。图中输出端v01的上升沿相对输入信号vI的上升沿延迟了tW一段时间。

图3-11

3. 制成脉冲振荡器

我们常常需要一个不需要外信号激励、自身就可以将直流电能转化为交流电能的装置，也就是振荡器。振荡器简单地说就是一个频率源，一般用在锁相环中。一般分为正反馈和负阻型两种。所谓“振荡”，其涵义就暗指交流，振荡器包含了一个从不振荡到振荡的过程和功能。能够完成从直流电能到交流电能的转化。我们利用单稳态电路即可构成一个脉冲振荡器。

如图3-12所示，工作时由于D端接高电平，故Q输出为1，并通过R1给C1充电，当C1电压超过R端的反转电平时，变为0，Q变为1，Q的高电平又通过R2给C2充电，直至C2上的电压超过S的反转电平，使Q又变成1，电路重复上述过程，由此形成脉冲振荡。VD1和VD2的作用是为C1和C2提供快速放电通路。电路的振荡周期为T=0.7(R1C1+R2C2)。

图3-12

4. 消除噪声

在通信系统中常常伴随着噪声的出现，这不仅仅会使系统的有效性和准确性大大降低，甚至影响整个通信系统的正常工作功能。噪声通常多表现为尖脉冲，宽度较窄，而有用的信号都具有一定宽度。利用利用单稳态电路，可构成噪声消除电路，将输出脉宽调节到大于噪声宽度而小于信号脉宽，即可消除噪声。

由单稳态触发器组成的噪声消除电路如图3-13所示，波形如图3-14所示。

图3-13

图3-14

从图中可看出，输入信号接至单稳态触发器的输入端和D触发器的数据输

入端及直接置0端。由于有用的信号大于单稳态输出脉宽，因此单稳态Q输出上升沿使D触发器至1，而当信号消失后，D触发器被清0。若输入中含有噪声，其噪声前沿使单稳态触发翻转，但由于单稳态输出脉宽大于噪声宽度，故单稳态Q输出上升沿时，噪声已消失，从而在输出信号中消除了噪声成分。

第四章 总结

1、从理论到实践

本文第一章首先运用理论知识，分析了用CMOS反相器与CMOS传输门制作边沿D触发器的组成结构和设计原理，绘出电路原理图，并具有功耗低、结构简单、速度快等优点，并列举了CMOS构成的D触发器的应用。第二章将D触发器改装成了JK触发器和T触发器，设计过程清晰完整，设计过程简单明了，设计结果正确易行。第三章是个人发挥部分——D触发器的功能电路拓展，并设计出了以下四个电路：并行数据存储电路、倍频电路、单稳态电路以及脉冲震荡器。这四个功能电路不仅思路清晰，原理简单，并且在实际生活中具有广泛的应用。

2、从局部到整体 再从整体到局部

文中的设计思路注重从局部到整体，再从整体到局部思想的运用。首先从构成的部件和功能来分析构成D触发器的门电路：CMOS传输门和CMOS与非门，再从整体出发，考虑其要实现的功能，具体到如何操作，如何实现电路的连接以及它的应用以完成整个设计。文中还运用辩证的思想对74HC74和74LS74进行分析，各自分析了优缺点，整个过程提高了我看待事物的客观性、比较性和全面性，就好比在工程运用的方面，有很多芯片具有相近的功能，所以我们要综合考虑电路需求，挑选最理想的芯片。其实，这个思想渗透了我们实际生活的方方面面。

3、从本次研学的所思所想所感

通过此次的研究性学习，让我真正体会到了研究与学习的乐趣与深意。说实话，以前的研学我都是“拿来”主义，老师要求什么，我就在网上一搜，直接复制粘贴，敷衍了事。

这次的研学我本来也是挑了一个看起来最简单的，在从网上找现成的准备交工，但没想到这次却如此不同。侯老师严谨治学，对自己、对我们有着高要求和高标准，并以身作则，让我们要实事求是、有深度、有自己的思想。通过侯老师的教导，我决心在这次研究性学习中要真正的去思考、去研究、去设计、去创造一些属于自己的东西。但说起来容易，做起来难。通过我不断查阅资料，从课本里温故知新，不断从失败的方案里找原因，从成功的设计里找经验……最终，我终于有了自己的成果。正是老师的严格要求，才让我让我在这一次研学中不仅是完成任务，还更深刻的体会到了自己创造财富的喜悦。虽然设计的电路比较简单，但是实用。同时也让我知道了，虽然自己现在学的看起来都很基础，但所有的一切都建立在基础之上，所以现在有一个牢固的根基是多么的重要。我还发现了数电与生活的联系如此之紧密，一个好电路的设计思想是如此之巧妙。最重要的是，以后的研究性学习，我都一定会通过自己辛勤的耕耘，去收获最美丽的果实。

致谢

侯建军老师严谨治学、实事求是的态度以及对我的严格要求和耐心指导，才能让我完成此论文的编写，在此特地感激老师的谆谆教导！

参考文献

[1]侯建军.数字电子技术基础[M]. 高等教育出版社，2007，12

[2]薛忠杰.CMOS门电路延迟时间经验模型与估算[J]. 中国集成电路，总第33期 [3]王接枝,熊熙烈,吕岿,黄先恺,何锦军.CMOS触发器在CP边沿的工作特性研究[J]. 电子技术应用，2007，第四期

[4]孙东丰，纪玲.D触发器的应用[J].中国高新技术企业，2008-12-15 [5]周润德.数字集成电路设计课件[M].清华大学,2004-12-1

本文来源：https://www.bwwdw.com/article/50g7.html