秒、分、时数字电子钟++六十进制秒、分计数器，二十四进制（或十二进制）计时计数器

数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。数字电子钟由以下几部分组成：秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。

设计总体思路

从课程设计要求来看，数字钟主要分为数码显示器、60进制和12进制计数器、频率振荡器和校时这几个部分。数字钟要完成显示需要6个数码管，八段的数码管需要译码器才能显示，然后要实现时、分、秒的计时需要60进制计数器和12进制计数器，在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。方案可以采用74LS160同步十进制加法计数器或采用74LS161十六进制计数器或74LS192十进制异步清零计数器，也可进行组合来组成10进制和6进制的计数器。而小时的12进制可以采用上述方案。

由于实验室中没有74LS160集成块且74LS161集成块较少，且74LS161是十六进制的，在实际中若采用74LS161制作数字钟将会在无形中增加若干集成块，故我采用了74LS161和74LS192进行组合。

系统设计框图

如图1所示：

图1

秒脉冲发生器

振荡器可由晶振组成，也可以由555定时器组成。图7是由555定时器构成的1KHZ的自激振荡器，其原理是

0.7(2R3+R4+R5)C4=1s。计时是1HZ的脉冲，计一次数。如图8所示电路。在仿真时，1HZ的频率太慢了，在实际中得到的时间不是1S计数一次，所以仿真都是用函数发生器代替，所以在数字钟总电路图中没有振荡器。

图2

计数电路

计数电路中秒分时的计秒，计分为60进制计数器，计时为12进制计数器，采用74LS161和74LS192进行级联。

1

（1）60进制计数器 电路如图3所示

由一级10进制计数器和一级6进制计数器连接构成。74LS192为十进制异步清零（“1”有效）计数器，CO为进位端。74LS161为二进制异步清零（“0”有效）计数器，它和与非门组成六进制计数。当74LS161计数至“0110”时，与门和反相器发出清零信号使二进制计数器74LS161清零。同时十进制计数器通过与门使74LS192也清零，完成60进制计数功能。秒和分的计数器结构完全相同。当秒计满60个秒脉冲清零的同时也向分计数器发一个脉冲，使分计数器加1。

控制六十进制的电路 图3

（2）12进制计数器 电路如图4所示

12进制计数器同样由74LS161和74LS192组成。将74LS161的QA与74LS192的QB作为与门的输入，当第24个“时”脉冲（来

2

自“分”计数器输出的进位信号）到达时，74LS161的计数状态为“0001”，74LS192的计数状态为“0010”，此时“时”的个位计数器的QA和十位计数器的QB输出为“1”，产生74LS161计数器的清零信号，该信号经过反相器将74LS192同时清零，实现12进制计数。

控制十二进制的电路 图4

（3） 校时电路

由于Multisim可以仿真，并有函数发生器，最简单的校时方法就是通过开关用函数发生器对CLK端输入脉冲以改变显示的数值。此电路的设计就是采用这种方法校时的。

校时的具体设计方法是：用一个单刀双掷开关切换计数功能

3

与校时功能，另一端接计数器的脉冲输入端，开关置于函数发生器这一端便可以校时，置于计数器的进位端便是计时。

不校正时间时开关都应打在与非门的那一端，校时时才用键盘操作改变开关的状态。

（4）报时电路 如图5所示

根据老师提出的要求，报时的时间为自己的学号，因自己的学号尾数为??。故报时时间为??时??分??秒，且灯亮持续时间为5秒。根据这个要求设计出如下图所示的电路。

控制报时的电路 图5

4

本文来源：https://www.bwwdw.com/article/50ax.html