第五课SOPC软件系统开发

课程大纲

授课内容课时上课时间SOPC概述及开发流程、工具平台3

11.26

可编程逻辑基础与Verilog基础3

SOPC硬件系统开发3

12.3

3

SOPC软件系统开发3

12.10

3

系统配置与编程3

12.17

实验1—FPGA开发、Nios配置与应用程序开发3

实验2—操作系统移植3

12.24

闭卷考试1

周六下午、晚上，共10次课，第10次闭卷考试

课程目标

◆掌握常用常用Nios II外设及其使用；

◆熟悉软件SOPC设计流程；

◆掌握SOP软件系统工程的创建、调试及编译下载；

课程大纲

◆Nios II外设计及使用；

◆HAL；

Nios II外围设备SDRAM

SDRAM控制器核概述

?IP库中已有具备Avalon接口的SDRAM控制器IP；

?SDRAM控制器支持所有符合PC100规范的标准SDRAM；

?SDRAM控制器提供一个连接片外SDRAM芯片的Avalon接口，并可以同时连接多个SDRAM芯片；

?SDRAM控制器内核具有不同数据宽度(8、16、32或64位)、不同内存容量和多片选择等设置；

?SDRAM控制器不支持禁能的时钟模式，SDRAM控制器使cke引脚永久地有效；

?Avalon接口有延迟功能，允许进行流水读操作；可选择与其它片外Avalon三态设备共享地址和数据线。

SDRAM概述

PPL(片内锁相环)：通常用于调整SDRAM控制器内核与

SDRAM芯片之间的相位差；

f MAX(最高时钟频率)：目标FPGA的系列和整个硬件设计

都会影响硬件设计可实现的最高时钟频率。

Avalon三态桥：SDRAM控制器可与现有三态桥共用引脚，

这用能减少I/O引脚使用，但将降低性能。

Avalon接口

?提供了一个平面的、连续的且与SDRAM容量相应的存储器空间；

?对从端口的访问完全是透明的，无需任何存储器映射配置寄存器；

?允许外设控制插入读和写传送的等待周期，从端口等待，直到外设提供有效数据；

?支持可变延时的读传送，允许高带宽的流水读传送，但不能保证每个时钟周期都能返回一个数据（SDRAM 控制器必须周期性地暂停读操作而去刷新SDRAM）。

片外SDRAM接口

?提供PC100定义的标准信号；

时序特性：SDRAM控制器配置时设定（clk的倍数）；

电器特性：Quartus II中引脚映射时设定。

?同步时钟：

SDRAM芯片的驱动时钟必须和Avalon接口的时钟频率相同；

在较高频率时，需要采用PLL，且需引入时钟相移，以使SDRAM时钟沿在同步信号稳定后才出现；

SDRAM控制器不支持时钟禁止模式，所以总是设置cke 信号有效。

配置实例

IS42S16320B‐7TL 32bits 32M*32=128MBytes

配置实例

IS42S16320B ‐7TL 32bits 32M*32=128MBytes SDRAM 控制器64Mbits 8Mbytes 16位数据宽度SDRAM器件Altera FPGA Avalon 从机接口到片内逻辑addr

Ctl

nCS

Data(32bit)64Mbits 8Mbytes

16位数据宽度SDRAM器件

16bit 16bit

Memory Profile Presets：Custom； Data Width:32

Architecture

?Chip select:1

?Bank:4

Address Width

?Row:13；

?Column:10

Share pins via tristate bridge:no

Timing

CAS Latency cycles：3； Initialization:2;

Issue one refresh

command every:15.625us; Delay after powerup,befor initialization:100us;

Duration of refresh

command:70ns;

Duration of precharge

command:20ns;

Access time:5.5ns

Write recover time:14ns.

Nios II外围设备CFI

CFI Flash控制器核概述

?具有Avalon接口的通用Flash接口（Common Flash Interface）控制器核很容易与SOPC Builder系统外符合CFI参数要求的外部Flash相连；

?CFI是SOPC Builder的标准核；

?对于Nios II处理器，Altera为CFI控制器提供硬件抽象层(HAL)驱动程序。驱动程序提供了遵循CFI接口规范的Flash存储器的通用访问函数。因此，用户不需要写任何代码就可以访问遵循CFI接口规范的Flash器件；

?Nios II开发工具提供CFI控制器的Flash Programmer 实用程序，通过它可以对Flash编程。

CFI Flash 控制器结构

片上外设

Avalon 三态桥

Avalon 主控制器（eg.CPU）

M S

S

Avalon 交换构架

S

M

M Flash

其它

ENB

Flash 储存器

S

其它储存器

S

ShipSelect read_n,write_n

ShipSelect read_n,write_n

S

Avalon主控制器接口Avalon从控制器接口

Altera FPGA

三态缓冲器

芯片与Avalon 接口通过一个Avalon 三态桥相连接； 存储总线上的每个芯片单独提供片选、读/写控制信号。

CFI Flash

S29GL064N90TF104 8bits 8M*8Bytes

Attributes

Presets：Custom

Size：

?Addres Width：23；

?Data Width：8

Timing

Setup：60ns Wait：160ns Hold：60ns

Nios II外围设备EPCS

EPCS控制器核概述

?管理FPGA配置数据—离线或在线（网络）；

?存储非易失性的程序和数据，如NIC、ID；

?存储程序源代码。可提供BootLoader，允许Nios II 系统把主程序代码存到EPCS芯片中。

?EPCS控制器是SOPC Builder内部集成的部件，很容易集成到SOPC系统中；

?利用Nios II IDE中的Flash Programmer实用程序可把数据固化到EPCS芯片中。

本文来源：https://www.bwwdw.com/article/4zol.html