电路基础与集成电子技术-第14章习题解答

第14章 触发器和时序逻辑电路习题解答

【14-1】已知电路如题图14-1(a)所示。按要求回答下列问题：

1.请回答，C=0 、C=1时，该电路分别属于组合电路还是时序电路？ 2.分别写出C=0 、C=1时，输出端Q的表达式；

3.画出在图14-1(b)输入波形作用下，输出Q的波形。 解：

1．C=0时，该电路属于组合电路；C=1时，是时序电路。 2．C=0时，Q=A?B; C=1时，Qn+1=B?Qn?BQn 3．输出Q的波形如下

ABCQ

解图 14-1

【14-2】已知由与非门构成的基本RS触发器的直接置“0”端和直接置“1”端的输入波形，如题图14-2所示，试画出触发器Q端和Q端的波形。

解：

基本RS触发器Q端和Q端的波形可按真值表确定，要注意的是，当Rd和Sd同时为“0”时，Q端和Q端都等于“1”。Rd和Sd同时撤消，即同时变为“1”时，Q端和Q端的状态不定。见解图14-2所示，图中Q端和Q端的最右侧的虚线表示状态不定。

RdSdQ不定状态Q解图 14-2

【14-3】试分析题图14-3所示电路的输出端波形，设初态为“0”。开关S是一个微动开关，按下开关的按键，触点将运动到2点，松开按键，触点自动返回1点。如果当触点在2点发生多次抖动，输出波形有何变化？

解：

此电路可以通过按动微动开关从Q端输出一个脉冲，触点到达2，Q端输出“1”，触点返回1，Q端返回“0”。触点在2端发生抖动，因触发器的锁存作用，Q端输出的 “1” 不会发生变化。

【14-4】试画出题图14-4所示电路的输出端波形，设初态为“0”。 解：

此题是由或非门构成的RS触发器，工作原理与由与非门构成的基本RS触发器一样，只不过此电路对输入触发信号是高电平有效。参照题9-2的求解方法，即可画出输出端的波形，见解图14-4。

RdSdQQ解图14-4

不定状态

【14-5】试画出题图14-5所示的电路，在给定输入时钟作用下的输出波形。设触发器的初态为“0”。

解：

见解图14-5所示，此电路可获得双相时钟。

CPQQYZ解图14-5

【14-6】试写出题图14-6所示电路的真值表。 解：

真值表如下

Rn Sn Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 1 该触发器克服了RS触发器的不定状态。

【14-7】试将D触发器转换为T触发器。 解：

T触发器当T=0时，具有保持功能；当T=1时，具有翻转功能。将D触发器接成T触发器，按解图14-7接线即可实现T触发器的功能。

R“1”

QQT &C1CP

1D S

【14-8】试画出在题图14-8所示输入波形的作用下，上升和下降边沿JK触发器的输出波形。设触发器的初态为“0”。

解：

见解图14-8所示。

CPJKQQ

解图14-7

解图14-8

【14-9】试画出题图14-9(a)所示电路，在题图14-9(b)给定输入下的Q端波形，设触发器初态为“0”。

解：

见解图14-9所示。

CPDQ解图14-9

【14-10】试画出题图14-10(a)所示的电路，在给定输入作用下的输出波形。设触发器的初态为“0”。

解：

见解图14-10所示。该电路A输入每出现一次下降沿，Q2端就输出一个宽度等于时钟周期的脉冲。

CPAQ1Q2解图14-10

【14-11】说明题图14-11所示电路的名称。计算电路的暂稳时间tw。根据计算的tw值确定哪一个输入触发信号是合理的，并分别画出在这两个输入信号作用下的输出波形。

解：

此电路是555定时器构成的单稳态触发器。根据图示参数有

- tw ?1.1RC = 1.1?330?0.1?106=36.3?s

由此可以确定,第二个触发输入是符合单稳态触发器对触发信号低电平宽度的要求,即触发信号的低电平宽度要小于暂稳时间。

若采用第一个触发信号，由于它的低电平宽度达50?s，超过了36.3?s。所以，暂稳态结束后，触发信号仍然存在。此时，因为触发输入为低电平，555定时器的输出应为高电平。当达到70?s时刻，触发输入变为高电平，输出才变为低电平。输出相当触发输入的反相。 对第二个触发输入，为单稳工作状态，输出脉冲宽度36.3?s。波形图参阅解图14-11。

uI1O20407080100120140t/msuOO20407080100120140uI2O20407080100120140t/ms uOOt/ms 20407080100120140解图14-11

t/ms

【14-12】由555定时器构成的施密特触发器如题图14-12(a)所示。 1.在题图14-12(b)中画出该电路的电压传输特性曲线；

2.如果输入uI为题图14-12(c)的所示信号，对应画出输出uO的波形； 3.为使电路能识别出uI中的第二个尖峰，应采取什么措施？

4.在555定时器的哪个管脚能得到与3脚一样的信号，如何接法？

+6V748351uO/V64uI/V4V2VuO/V555uI62uO0tC520(a) 2 4 6uI/V0(c)t(b)解图14-12

解：

1．见图14-12(b)所示。 2. 见图14-12(c)所示。

3. 为使电路能识别出uI中的第二个尖峰，应使5脚接3V左右控制电压，降低阈值。 4. 7脚，在 7脚与电源间接上拉电阻。

【14-13】分析题图14-13所示电路的工作原理。计算uO2的振荡频率和振荡的持续时间。

解：

555定时器I和II的振荡周期分别是

T1?T1H?T1L?0.7(RA1?RB1)C1?0.7RB1C1?(7.7?7)s?14.7s

T2?T2H?T2L?0.7(RA2?RB2)C2?0.7RB2C2?(0.399?0.329)ms?0.724ms

根据电路连线，只有当uO1为高电平时，定时器Ⅱ才可能振荡。所以，在T1H?7.7s的期

1?1.37kHz。555定时器Ⅱ发出频率为1.37kHz的断续间内，才能振荡，振荡频率是f?T2波，持续7.7s，停止7s。

【14-14】题图14-14给出了A、B、C、D四种波形图，A是已知的输入波形，如何能获得B、C、D三种波形？

1． 画出得到波形B的电路图，并说明电路的名称；

2． 画出得到波形C的电路图，并说明电路的名称；指出哪个元件可以调节tw； 3． 画出得到波形D的电路方框图，对方框的功能要加以说明。 解：

1．二分频，用一个T?触发器即可实现。

2.单稳态触发器，其电路见解图14-14(a)所示。其输入端应加入微分电路，调节R，即可改变输出脉冲的宽度tw。

3.先通过一个六进制计数器，使其输出高电平有四个时钟周期宽，低电平有二个时钟周期宽。用这个输出波形与时钟相“与”，即可得到D输出波形。电路的方框图见解图14-14(b)所示。

VCCR47628351555uOCP计数器uIC&C5D

解图14-14(a) 实现波形C 解图14-14 (b) 实现波形D的方框图

【14-15】下列哪种触发器可用于移位寄存器：基本RS触发器、D触发器、JK触发器、T触发器、T?触发器。

解：

构成移位寄存器的触发器必须在时钟的控制下，实现数据“0”或“1”的移位，所以触发器必须是时钟触发器，且具有置“0”、置“1”的功能。所以，D触发器、JK触发器可用于移位寄存器。

【14-16】用维持阻塞D触发器和与非门设计一个3位右移寄存器，用一控制信号X加以控制，当X=0时能串行输入新数据DI，当X=1时具有自循环功能。

解：

n?XDI，很容易画出如解图14-16所示的逻辑图。 根据题意D2=XQ0 X1&&&DQDQDQQFF0QCP解图 14-16

FF1QFF2DI

【14-17】采用JK触发器实现一个四位右移移位寄存器。如果触发器没有Q端，该如何

办？

解：

如果JK触发器有Q端，构成移位寄存器时，低一位的触发器的Q端接向相邻高一位触发器的J端；Q端接向K端。如果JK触发器没有Q端，低一位的触发器的Q端接向相邻高一位触发器的J端，同时通过一个反相器再接向K端。因为移位寄存器中触发器只需要具备置“0”和置“1”功能，根据JK触发器的真值表，在执行置“0”和置“1”功能时，J端和K端的状态是相反的。

【14-18】在二进制异步计数器中，请将正确的进位端或借位端填入下表。 解：

题表14-18

触发方式 加法计数器 减法计数器上升沿触发 由Q 端引出进位 由Q端引出借位 下降沿触发 由 Q 端引出进位 由Q 端引出借位

【14-19】分析题图14-19所示计数器电路。 1．画出状态转换图，指出是几进制计数器。

2．验证该计数器能否自启动，如果不能请修改电路，使之能自启动。

解：

电路由三个下降沿JKFF构成，均由同一个时钟CP触发。所以为同步计数器，其分析步骤如下：

1．写出驱动方程，由图知

J1?Q3 J2?Q1Q3 J3?Q1Q2K1?Q3?Q2 K2?Q3 K3?Q1Q2

0122．列状态转换表

先任意设电路Q3Q2Q1的某一状态为初始状态，可得到

345触发器输入端J、K的状态，在时钟CP的作用下，可得到一个新的 状态；再以此设为电路的现态，求出其次态，直至得到电路所有可

76能出现的状态的次态。

本例设Q3Q2Q1的初始状态为000，在CP的触发下，可得到 解图14-19 状态转换图 其次态仍为000，再设初态为001，求得其次态，依次类推。 如题表14-19所示。 3．画状态转换图。

4．该电路为五进制计数器。

电路不能自启动，可用次态卡诺图的方法，修改000、001、010的次态使之进入正常时序，并兼顾驱动方程最简，可将000、001、010的次态变为100，画出次态卡诺图可得到J3新的驱动方程，即J3=1。而K3、、J2、K2、J1、K1的驱动方程不变，这样就可以自启动。新的状态转换图如解图14-19所示。

题表14-19

Q3 Q2 Q1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 J3 K3 J2 K2 J1 K1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 1 1 1 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 1 1 0 0 0 0 1 0 1 1 1 0 1 0

【14-20】已知时序电路如题图14-20所示，假设触发器的初始状态均为“0”。 1．写出电路的状态方程和输出方程。

2．分别列出X=0和X=1两种情况下的状态转换表，说明其逻辑功能。 3．画出X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形。 解：

1．电路的状态方程和输出方程

n Q1n?1?XQ1n?Q2Q1n n?1n Q2 ?Q1n?Q2 Z?Q1Q2CP

2．分别列出X=0和X=1两种情况下的状态转换表，见题表14-20所示。逻辑功能为 当X=0时，为2位二进制减法计数器；当X=1时，为3进制减法计数器。

3．X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形如解图14-20所示。

题表14-20

X=0 Q2 Q1 0 0 1 1 1 0 0 1 0 0 X=1 Q2 Q1 0 0 1 0 0 1 0 0 CPQ1Q2Z

解图14-20

【14-21】分析题图14-21中的电路，说明它们分别是多少进制计数器？并回答：若将 图(a)中与非门G的输出改接至CR端，而令LD=H，电路变为几进制？图(b)是何种编码？ 解：

图(a)，状态转换顺序[QDQCQBQA】=0?1?2?3?4?5?6?0，是7进制计数器； 图(b)，[QDQCQBQA】= 3?4?5?6?7?8?9?10?11?12?3，是10进制，余三码； 图(c)，[QDQCQBQA】=6?7?8?9?10?11?12?13?14?15?6，是10进制计数器； 若将图(a)中与非门G的输出改接至CR端，而令LD=H，电路变为6进制。

【14-22】中规模四位二进制同步加法计数器74LS161构成的电路如题图14-22所示。试列出其状态转换表，画出完整的状态转换图，说明它是几进制计数器？何种编码？

解：

状态顺序为[QDQCQBQA】，是BCD5421码。 完整的状态转换图，见解图10-12。

13? 0?1415???5??1?2?3?4?8?9?10?11?126?7解图14-22 完整的状态转换图

【14-23】题图14-23为由集成异步计数器74LS90、74LS93构成的电路，试分别说明它 们是多少进制的计数器。D触发器初态为“0”。

解：

图(a)，状态转换顺序[QDQCQBQA】=0?1?2?0，是3进制计数器； 图(b)，[QDQCQBQA】= 0?1?2?3?0，是4进制；

图(c)，[QDQCQBQA】= 0?1?2?3?4?5?6?0，是7进制计数器； 图(d)，[QDQCQBQA】= 0?1?2?3?4?5?6?7?8?9?10?11?0，是12进制计数器； 图(e)，是37进制计数器。

【14-24】题图14-24所示为一个可变进制计数器。其中74LS138为3线/ 8线译码器，当S1=1且S2?S3?0时，它进行译码操作，即当A2A1A0从000到111变化时，Y1~Y7依次被选中而输出低电平。74LS153为4选1数据选择器。试问当MN为各种不同输入时，可组

成几种不同进制的计数器？简述理由。

解：

4个JK触发器构成二进制加法计数器，当计数到 [Q4Q3Q2Q1】=10000时，74LS138满足使能条件，对[Q3Q2Q1】的状态进行译码，译码器的输出Y经过4选1数据选择器74LS153，在[MN】的控制下，被选中的Y信号，以低电平的形式对计数器清零。不同的[MN】即可改变图10-16所示电路的计数进制，具体见下表。 M N 进制 0 0 0 1 1 0 1 1 八 九 十四 十五

【14-25】电路如题图14-25所示，74LS085为比较器，当A=B时，P(A=B)=1，否则P(A=B)=0试问：

1.简述电路的工作原理。

2.当[I4I3I2I1】 =1001时，电路中从Q4Q3Q2Q1输出构成几进制计数器？

图10-17 题10-17逻辑图

解：

1. 4个JK触发器构成了异步减法计数器。当 [A4A3A2A1]与[B4B3B2B1]相等时，

P(A?B)?1，Rd?0，计数器清零。

2．当[I4I3I2I1 ]=1001时，[A4A3A2A1]为1001时，P(A?B)?1，Rd?0，计数器清零。 此时的状态转换图见解图14-25。

8769010515114143131221解图14-25 状态转换图

本文来源：https://www.bwwdw.com/article/4yh8.html