计算机例题 - 图文

更新时间:2023-09-11 20:26:01 阅读量: 教育文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

10. 一个完整的计算机系统包括 。

A.运算器、存储器、控制器 B.外部设备和主机

C.主机和实用程序 D.配套的硬件设备和软件系统 5. 通常所说的主机是指 。

A. CPU B. CPU和内存

C. CPU、内存和外存 D. CPU、内存和硬盘

某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等于一个总线时钟周期,总线时钟频率为33MHz,则总线带宽是多少? 如果一个总线周期中并行传送64位数据,总线时钟频率升为66MHz,则总线带宽是多少?

?

总线带宽=一次传输的字节数/总线周期 =总线宽度/8*总线时钟频率

? 解:设总线带宽用Dr表示,总线时钟周期用T=1/f表示,一个总线周期传送的数

据量用D表示,

(1)根据定义可得 Dr = D/T = D×1/T = D×f =4B×33×1000000/s=132MB/s (2)64位=8B, Dr= D×f =8B×66×1000000/s=528MB/s

1.总线中地址线的用处是______。

A.选择主存单元地址 B. 选择进行信息传输的设备 C. 选择外存地址

D. 指定主存单元和I/O设备接口电路的选择地址 2.系统总线中控制线的功能是______。

A.提供主存、I/O接口设备的控制信号和响应信号

B.提供数据信息 C.提供时序信号 D.提供主存、I/O接口设备的响应信号

3.在______的微型计算机系统中,外设可和主存贮器单元统一编址 ,因此可以不使用I / O指令。

A.单总线 B.双总线 C.三总线 D.多总线 总线系统测试题 一、选择题:

1.计算机使用总线结构的主要优点是便于实现积木化,同时_C_____。 A.减少了信息传输量

B. 提高了信息传输的速度 C. 减少了信息传输线的条数 D. 加重了CPU的工作量

2. 描述PCI总线中基本概念不正确的句子是___C___。

A. PCI 总线与HOST桥不仅连接主存,还可以连接多个CPU B. PCI 总线体系中有三种桥,它们都是PCI 设备

C. 以桥连接实现的PCI总线结构不允许许多条总线并行工作 D. 桥的作用可使所有的存取都按CPU 的需要出现在总线上 3.三种集中式总线控制中,____B___方式对电路故障最敏感。 A. 计数器定时查询 B.链式查询

C .独立请求 D. 计数器定时查询和链式查询

4.同步通信之所以比异步通信具有较高的传输频率,是因为同步通信_C___。 A.需要应答信号; B.总线长度较短;

C.用一个公共时钟信号进行同步; D.各部件存取时间比较接近。

5.在集中式总线仲裁中,__B__方式响应时间最快。

A.菊花链方式 B.独立请求方式 C.电路故障 D.计数器定时查询方式 6.系统总线中地址线的功能是___D___。 A. 选择主存单元地址

B. 选择进行信息传输的设备 C. 选择外存地址

D. 指定主存和I/O设备接口电路的地址 7.系统总线中控制器的功能是_D_____。 A. 提供主存响应信号 B. 提供数据信息 C. 提供时序信号

D. 提供主存、I/O接口设备的响应信号

二、填空题: 1. 衡量总线性能的重要指标是.___总线带宽___,它定义为总线本身所能达到的最高._传输速率_____。PCI总线的带宽可达.__264MB/s____。

2. 当代流行的标准总线内部结构包含_数据传送_____总线,__仲裁____总线,_中断和同步_____总线,以及公用总线。

3.总线的一次信息传送过程大致分哪几个阶段?

分五个阶段:请求总线、总线仲裁、寻址(目的地址)、信息传送、状态返回(错误报告)。

一、填空题

1. 在单机系统中,三总线结构的计算机的总线系统由 数据 、 地址 和 控制 等组成。

2.总线是构成计算机系 的互联机构 ,是多个部件之间进行数据传送的 公共 通道,并在 争用资源 的基础上进行工作。 总线这一章的总结

1、总线是构成计算机系统的互连机构,是多个系 统功能部件之间进行数据传送的公共通道,并在争用 资源的基础上进行工作。

2、总线有物理特性、功能特性、电气特性、机械 特性,因此必须标准化。

3、衡量总线性能的重要指标是总线带宽,它定义为: 总线本身所能达到的最高传输速率。 4、计算机系统中,信息的传输方式包括:

(1) 并行传送;(2) 串行传送;(3) 复用传送。

5、各种外围设备必须通过“接口”与总线相连。接口是指CPU、主存、外围设备之间通过总

线进行连接的

逻辑部件。接口部件在它动态联结的两个功能部件间起着缓冲器和转换器的作用,以便实现彼此之间的信息传送。 6、总线仲裁是总线系统的核心问题之一。为了解决多个主设备同时竞争总线控制权的问题,必须具有总线仲裁部件。它通过采用优先级策略或公平策略,选择其中一个主设备作为总 线的下一次主方,接管总线控制权。

总线仲裁通常分为集中式仲裁和分布式仲裁。 两者区别:

集中式仲裁方式必有一个中央仲裁器,它受理所有功能模块的总线请求,按优先原则或公平原则进行裁决,然后仅给一个功能模块发出授权信号。 ① 链式查询方式;② 计数器定时查询方式;③ 独立请求方式;

分布式仲裁不需要中央仲裁器,每个功能模块都有自己的仲裁号和仲裁器。通过分配优先级仲裁号,每个仲裁器将仲裁总线上得到的仲裁号与自己的仲裁号进行比较,从而获得总线 控制权。

7、总线定时是总线系统的另一个核心问题。为了同步主方、从方的操作,必须制订定时协议。通常采用同步定时和异步定时两种协议。 各自特点:

(1)在同步定时协议中,事件出现在总线上的时刻由总线时钟信号来确定,总线周期的长度是固定的。

(2)在异步定时协议中,后一事件出现在总线上的时刻取决于前一事件的出现,即:建

立在应答式或互锁机制基础上,不需要统一的公共时钟信号。在异步定时中,总线周期的长度是可变的。

存储器

1磁盘存储器多用作( C )。

(A)主存 (B)高速缓存 (C)辅存 (D)固存 2.在下列存储器中,允许随机访问的存储( D )。 (A)磁带(B)磁盘(C)磁鼓(D)半导体存储器 3.在下列存储器中,( C )存取时间长短与信息所在的位置有关。 (A)主存 (B)高速缓存 (C)磁带 (D)固存 4.静态RAM的特点是( A )。

(A)写入的信息静止不变 (B)在你停电的情况下,信息能长期保持不变 (C)只读不写,因而信息不再变化 (D)停电后,信息仍能长久保持不变 5.CPU可直接访问的存储器是( A )。

(A)主存 (B)辅存 (C)磁盘 (D)磁带

6.在存储系统的层次结构中,CPU可直接访问的存储器是( cache )和( 主存 )。

9.若地址码8位,按字节编址则访问空间可达( 256B )。若地址码10位,则访存空间可达( 1024B )。 若地址码16位,则访存空间可达( 65536B )。若地址码20位,则访存空间可达( )。

1 动态RAM的特点是( AD )。

(A)工作中存储内容会产生变化 (B)工作中需动态的改变访存地址 (C)每次读出

后,需根据原存内容重写一次 (D)每隔一定时间,需根据原存内容重写一次

2.地址总线A15(高位)~A0(低位),用4K*4的存储芯片组成16KB的存储器,则加至各存储芯片上的地址线是( C )。 (A)A16~A15 (B)A0~A9 (C)A0~A11 (D)A4~A15

3.磁表面存储器所记录的信息( A )。

A.能长期保存 B.不能长期保存 C.读出后,原存信息既被破坏 D.读出若干次后要重写

4.存储器的随机访问方式是指( D )。 A.可随意访问存储器 B.按随机文件访问存储器 C.可对存储器进行读出与写入

D.可按地址访问存储器任一编址单元,其访问时间相同且与地址无关 5.在下面的结论中,( B )正确。

A.主存是主机的一部分,不能通过系统总线被访问; B.主存可以和外围设备一样,通过系统总线被访问; C.主存是主机的一部分,必须通过专用总线进行访问; D.主存是主机的一部分,必须通过内总线进行访问 例1 设有32片256K×1位的SRAM芯片

(1) 采用位扩展方法可构成多大容量的存储器? (2) 该存储器需要多少字节地址位?

(3) 画出该存储器与CPU连接的结构图,设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。 解 芯片包含18根地址线

(1)32片256K×1位的SRAM 256K*1位SRAM 芯片可构成256K×32位的存储器。 (2)如采用32位字编址方式,则需要18条地址线,因为218=256K Word。 如果采用的字节编址方式,则需要20条地址线,因为220=1024K byte。

MREQ#A17-0R/W#CPUWE A CSWE A CSWE A CSWE A CSA17-0256K ×1 D256K ×1 D256K ×1 D256K ×1 DD0D31~D0D1D2D31 例2 设有若干片256K×8位的SRAM芯片,问:

(1) 采用字扩展方法构成2048KB存储器需多少片SRAM芯片? (2) 该存储器需要多少字节地址位?

(3) 画出该存储器与CPU连接的结构图,设CPU的接口信号 有地址信号、数据信号、控制信号MREQ#和R/W#。

解:256K*8位SRAM芯片包含18根地址线

(1) 该存储器需要2048K/256K = 8片SRAM芯片; (2) 需要21条地址线,因为221=2048K,其中高3位经过译码器输出后用于芯片选择,低18位作为每个存储器芯片的地址输入。 (3) 该存储器与CPU连接的结构图如下

本文来源:https://www.bwwdw.com/article/4v1h.html

Top