西北农林科技大学 - 数字电路实验 - 实验三 译码器和数据选择器

实验三 译码器和数据选择器

一、 实验目的

1． 熟悉中规模集成译码器电路的原理及功能； 2． 掌握中规模集成译码器的使用方法及功能测试方法； 3． 了解集成译码器的应用。

二、实验预习要求

1． 复习译码器电路工作原理；

2． 预习中规模集成电路译码器74LS138的逻辑功能及使用方法； 3． 仔细阅读实验原理与实验内容，设计相应的电路和数据表格。

三、实验原理

译码器是一个多输入、多输出的组合逻辑电路，其功能是将每个输入的二进制代码译成对应的输出高、低电平的信号，它是编码的反操作。译码器在数字系统中的用途比较广泛，它不仅常用于代码的转换，终端的数字显示，还用于数据分配、脉冲分配、存储器寻址和组合逻辑信号的产生等场合。

常用的译码器电路有二进制译码器、二-十进制译码器、显示译码器等种类，不同的功能需求可选用不同种类的译码器来实现。本实验采用TTL中规模集成译码电路74LS138译码器，其管脚分布图见附录，表实验3.1为其功能真值表。鉴于74LS138有三个附加的控制端G1、G2A、G2B，可利用其片选的作用可以级联扩展译码器的功能，也可以利用其控制功能构成一个完整的数据分配器。

1. 用74LS138实现组合逻辑功能

由于二进制译码器的每一个输出均是输入代码的最小项函数，因此，配以适当的门电路，利用74LS138可以实现任意自变量数不超过三个的组合逻辑函数。如图实验3.1逻辑图所示，用一个74LS138和一个四输入与非门可以实现逻辑函数。F?2. 用74LS138实现一个数据分配器

图实验3.1 逻辑图 图实验3.2数据选择器原理示

?m(1,2,4,7)。

数据分配器也称多路分配器，其功能是，在数据传输过程中，将某一路数据分配到不同的数据通道上。数据分配器是单输入、多输出组合逻辑电路。

带控制输入端的译码器也是一个完整的数据分配器。如图实验3.1所示，如果把G1作为数据输入端（同时令G2A＝G2B＝0），将C、B、A作为地址输入端，则从G1送来的数据只能通过由 CBA所指定的一根数据线上送出去，实现数据的反码分配输出。

3. 数据选择器

数据选择器也叫多路开关，其功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号，其原理如图实验3.2所示。数据选择器是一种多输入、单输出的组合逻辑多路。

由于多路数据选择器与多路数据分配器的功能正好相反，它们配合使用，可以实现在一条数据传输线上传送多路信号。如图实验3.3所示，在传送线STL的两端接以多路数据选择器和多路数据分配器，在相同地址输入的控制下即可实现多通道并行—串行—并行数据传输系统。

四、实验仪器设备

1. TPE-AD型数字电路实验箱 1台 2. 3线-8线译码器74LS138 1块 3. 双四输入与非门74LS20 1块

4. 四两输入与非门74LS00 1块 5. 双四选一数据选择器74LS153 1块

A1

图实验3.3多通道数据传输

五、实验内容及方法

1. 74LS138逻辑功能测试

74LS138输入端接逻辑电平开关，输出端接电平指示灯，用真值表记录实验数据，分析并确认译码器的逻辑功能。

输入 G1 0 × 1 1 1 1 1 1 1 1 输出 A1 × × 0 0 1 1 0 0 1 1 A0 × × 0 1 0 1 0 1 0 1 Y0 1 1 0 1 1 1 1 1 1 1 Y1 1 1 1 0 1 1 1 1 1 1 Y2 1 1 1 1 0 1 1 1 1 1 Y3 1 1 1 1 1 0 1 1 1 1 Y4 1 1 1 1 1 1 0 1 1 1 Y5 1 1 1 1 1 1 1 0 1 1 Y6 1 1 1 1 1 1 1 1 0 1 Y7 1 1 1 1 1 1 1 1 1 0 GA?GB × 0 0 0 0 0 0 0 0 0 A2 × × 0 0 0 0 1 1 1 1 74LS138实现十进制0—8的数字编码，当使能端G1输入1，而GA?GB输入0时， 在输入端输入三位二进制编码，在输出端Y0—Y7就输出对应的十进制编码。 2. 用74LS138和74LS20构成一位全减器

设计电路并在实验箱上实现之。全减器的输入，被减数A、减数B、低位来的借位C，接逻辑开关；全减器的输出，数据差D、向高位的借位C，接电平指示灯。观察输入与输出的状态变化，用真值表记录实验结果并分析之。

A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 D 0 1 1 0 1 0 0 1 B 0 1 1 1 0 0 0 1 由上表可得差数D和借位B的逻辑函数表达式： Ｄ＝Ｃ⊕（Ａ⊙Ｂ） B?AB?AC?BC

3. 用74LS138实现一个数据分配器

设计电路并在实验箱上实现之。数据分配器的数据输入可采用实验箱1Hz信号源的输出端；地址及其它输入接逻辑开关；输出接电平指示灯，观察输入与输出的状态变化，记录结果并分析之电路的功能。

译码器的代码输入端输入地址代码，选择有效的输出端。74LS138充当数据分配器的电路，当高电平使能端G1=1时，如果低电平使能端GA?GB?1,这时译码器不工作，各路译码输出Yi（i是输出端的号数）都是高电平；若GA?GB?0，则由C、B、A的取值组合决定某一个Yi端为低电平，该Yi端就是选定的数据输出端。

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y1 1 1 1 1 0 1 1 1 Y2 1 1 0 1 1 1 1 1 Y4 1 0 1 1 1 1 1 1 Y7 1 1 1 1 1 1 1 0 F 0 1 1 0 1 0 0 1 调试结果：当A2A1A0为001时，输出结果固定从Y1端输出，当G1输入为1，

GA?GB?0，输入信号为0101时，Y1输出也为0101。

4. 用74LS138和74LS153构成一个四通道数据传输系统

设计电路并在实验箱上实现之。输入数据可利用实验箱上的信号源或逻辑开关；地址及其它输入接逻辑开关；输出接电平指示灯，观察输入与输出的状态变化，记录结果并分析电路的功能。 选择 A1 0 0 0 0 1 1 1 1 A0 0 0 1 1 0 0 1 1 D0 0 1 X X X X X X D1 X X 0 1 X X X X 输入 D2 X X X X 0 1 X X D3 X X X X X X 0 1 Y 0 1 0 1 0 1 0 1 输出 功能分析：在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。

六、实验报告

74LS138是一个3线8线二进制译码器，可以对数据进行二进制译码。并可用其逻辑功能构成一些功能性器件。可用74LS138和74LS20构成一位全减器和一位全加器。74LS138可以与一个与非门逻辑电路构成一个数据分配器，进行数据分配运算。 这次实验连线时候没有理清次序，导致组成全减器的74LS20连线某些地方不合理。测试后找到了问题的所在。

本文来源：https://www.bwwdw.com/article/4msf.html