清华大学《计算机硬件技术基础》试题

硬件

《计算机硬件技术基础》试题

班级 姓名 学号

一. 单项选择题（在每小题的四个备选答案中选出一个正确的

答案，并将其号码填写在题干后面的○中。每小题2分，本题共30分） 1. 8086CPU芯片的外部引线中，数据线的条数为○ ①6条 ②8条 ③16条 ④20条

2. 8088CPU上READY信号为下面哪种信号有效？○ ①上升边 ②下降边 ③高电平 ④低电平

3. 8088CPU中的CS寄存器是一个多少位的寄存器？○ ①8位 ②16位 ③24位 ④32位

4. 当8086CPU 读写内存的一个规则（对准）字（16位）时，BHE和A0的状

态必须是○

①00 ②01 ③10 ④11

5. 当8086CPU读I／O接口时，信号M／IO和DT／R ①00 ②01 ③10 ④11

6. 在8088CPU中, 用于寄存器间接寻址输入输出指令的寄存器是○ ①AX ②BX ③CX ④DX

7. ISA总线是一种多少位的内（系统）总线？○ ①8位 ②16位 ③32位 ④64位 8. 属于只读存贮器的芯片是○

①SRAM ②DRAM ③EPROM ④SDRAM 9. 需要定时刷新的存贮器是○

①SRAM ②DRAM ③EPROM ④EEPROM 10. 内存从A4000H到CBFFFH，共有○ ①124K ②160K ③180K ④224K 11. 擦除EPROM是用○

①＋5V电压 ②＋15V电压 ③＋21V电压 ④紫外光照射 12. 采用查询方式来实现输入输出是因为它○

① 速度最快

硬件

② CPU可以不介入 ③ 实现起来比较容易

④ 在对多个事件查询工作时，能对突发事件做出实时响应 13. 实现DMA传送，需要○ ①CPU通过执行指令来完成 ②CPU利用中断方式来完成 ③CPU利用查询方式来完成 ④不需要CPU参与即可完成 14 下面哪种说法不正确○

①内存地址也可做为接口地址使用 ②内存地址不可做为接口地址使用 ③接口地址不可做为内存地址使用 ④接口地址也可做为外存地址使用 15. 8255工作在方式0时，下面哪种说法正确○ ①A、B、C三个口输入均有锁存能力 ②只有A口输入有锁存能力 ③只有C口输入有锁存能力 ④A、B、C三个口输入均无锁存能力

二. 多项选择（在备选的答案中选出正确的答案，每小题2.5分, 本题共10分）

1 . 在构成8 0 88最大模式下构成系统总线时，可用到下列哪些芯片？○ ①74LS373 ②8288 ③74LS245 ④74LS138 ⑤8289 2 . 8086CPU一个总线周期可以读（或写）的字节数为○ ①1个 ②2个 ③3个 ④4个 ⑤6个

3. 当8255的A口工作在方式2，B口工作在方式0时，其C口可用作○ ①全部用作联络信号 ②5条用作联络信号 ③4条用作联络信号 ④3条用作I／O ⑤8条用作I／O

4. 当8086CPU最大模式下读内存时，下列哪些信号的状态是正确的？○ ①MEMR＝0 ②MEMW＝0 ③IOW＝1 ④IOR＝0 ⑤DT／R＝0

三. 判断题（认为正确的在题后○中打“√” 号。 错误的打

“×” 号，并写出正确的内容。每小题2分，本题共10分） 1. 8086CPU的复位启动地址为0FFFFH。○

2. 在8086CPU响应中断时，CPU内部硬件只保护CS和IP，其余的内部寄存器应由

硬件

程序员编程保护。○

3. 若各中断源的优先级是一样的，则可用自动循环优先级来实现。○

4. 异步串行通信在传送每一个字符时，传送出去的第一位一定是一个低电平的启动位。○

5. 8253不能产生宽度可编程的单个负脉冲。○

四. 简单回答题（每小题3分，本题共15分）

1. 简要说明PCI总线的特点。

2. 试说明在8088CPU执行INT 40H指令的过程？

3. 若己知8250芯片上有3条地址线A0～A2，该8250最少需占多少个接口地址？ 4. 说明当8253的外部时钟为1MHZ时，只用该8253如何产生宽度为1秒的负脉冲？ 5. 说明什么是中断嵌套？ 五．应用题

1．（8分）下图为内存芯片与系统总线的连接图，用以存放数据。图中锁存器为输出接口，其地址为0000H，它与数据总线相连接，可将数据总线上D0～D7从其输出端Q0～Q7输出。回答下列两个问题：

D0～ A0～A15 MEMR

D0～D7

A0 A16 A17 A18 A19

⑴在读写内存芯片时，首先执行下列程序。程序执行完后，决定存储器芯片的地址。

硬件

START：MOV DX，0000H MOV AL，76H

OUT DX，AL

⑵若首先执行下列程序，程序执行完后，决定存储器芯片的地址。 START：MOV DX，0000H MOV AL，0F0H

OUT DX，AL

2．（8分）下面两图均为利用锁存器74273作为输出接口的连接图，利用74273的CP端的上升沿可以锁存数据到74273的输出端。并且假定接口地址为0000H。 ⑴利用时序的概念，解释图Ⅰ和图Ⅱ哪一种连接是错误的？

⑵读下列程序，画出程序执行过程中图Ⅰ和图Ⅱ中74273的CP端的波形。 START： MOV DX，0000H GOON： MOV AL，0F0H

OUT DX，AL

JMP GOON

D0～

（图Ⅰ）

D0～

（图Ⅱ）

硬件

3．（10分）一种通过接口芯片8255将ADC0809接到8088系统总线上的连接图如下图所示。该电路以可编程并行接口8255作为ADC0809的接口，其初始化程序规定：

8255工作在方式0之下，A口输入，B口输出，C口的低4位输出、高4位输入，并且使PC0=0，PC1=0。

结合给出的硬件连接图，回答下面两个问题：

⑴ 若完成上述规定的8255的初始化程序如下，试在下划线处填上相应的数字或指指令。

INITI55： MOV DX， MOV AL， OUT DX，AL MOV AL，00H OUT DX，AL

⑵ 一个具体的采集子程序如下，每调用一次采集子程序，可顺序对8路模拟输入IN0到IN7进行一次A/D变换，并将变换的结果存放在内存ADATA所在段、偏移地址为ADATA的顺序8个单元中。

PROC NEAR

RMAD

PUSH BX PUSH DX PUSH DS

硬件

PUSH AX PUSH SI MOV DX，SEG ADATA MOV DS，DX MOV BL，00H MOV BH，08H GOON： MOV

DX，8001H MOV AL，BL OUT DX，AL MOV DX，8002H MOV AL， OUT DX，AL MOV AL， OUT DX，AL NOP WAIT： IN AL，DX TEST AL， JZ WAIT MOV AL，02H OUT DX，AL MOV DX，8000H IN AL，DX MOV [SI]，AL MOV DX，8002H MOV AL，00H OUT DX，AL INC DEC BH JNZ GOON POP SI POP POP DS POP DX

POP

BX

；送路地址

；送ALE和START脉冲

；等待变换结束 ； ； ； ；

硬件

PRMAD

RET

ENDP

4．（9分）下图为采用查询方式工作的输入接口，地址译码器中A15～A1直接接或门输入。看图并回答下列问题：

⑴ 输入设备在向接口传送8位数据的同时，还传送负脉冲STB，该信号的作用是什么？

⑵ D触发器的作用是什么？

⑶ 编程序，用查间方式将输入设备的一个数据读入CPU的BL中。

D0～D7

A0 A15 A14 A1 IOR

硬件

试题参考答案

一.

1. ③ 2. ③ 3. ② 4. ① 5. ① 6. ④ 7. ② 8. ③ 9. ② 10. ② 11. ④ 12. ③ 13. ④ 14. ② 15. ④ 二. 1. ①②③ 2. ①② 3. ②③ 4. ①③⑤ 三 .

1. × 应为FFFF0H

2. × CPU硬件保护的是F、CS和IP三个16位的寄存器 3. √ 4. √

5. × 因为利用8253的方式0或方式1, 通过编程设定计数器的计数值,可以产生不同宽度的负脉冲。 四.

1. PCI总线的特点主要是：良好品兼容性；独立于CPU，可与CPU异步工作；支持构成多机系统；对32位64位使用是透明的。可提供3.3V和5.0V两种环境下工作；支持即插即用。

2. CPU取出INT 40H指令，经指令译码获知这是一条中断指令。并且得到40H就是该软件央断的中断向量码。接着就将F、CS和IP压入堆栈保护起来，并关中断。而后，将中断向量码40H乘4得到中断向量表地址，从该地址开始的顺序两个单元的内容送IP，下两个单元的内容送CS。这就转向了中断服务程序。当然，在此之前，中断服务程序的入口地址早已填入中断向量表中。

3. 因为地址A0到A2三条地址线共有8种编码，故8250最多占8个接口地址。 4. 因为计数时钟为1MHZ，而每个计数器的计数值是16位的。因此，一个计数器的

最大计数时间只有65. 5mS左右，无法满足要求。但8253有三个计数器，可以串联使用以解决问题。

例如，将时钟接到CLK0上，使GATE0有效（高电平）并将OUT0输出接到

CLK1上做为计数器1的计数时钟，并使GATE1为高电平。这就将计数器0和计数器1串到一起。可使计数器0工作在方式2或方式3，使其输出连续的脉冲。使计数器1工作在方式0。且使两计数器的总计数值为1000×1000，可以计数器0的计数值均为1000，则OUT0的输出就是周期为1ms的对称方波或窄脉冲。

硬件

使计数器1的计数值为999，则OUT1的输出即为宽度1秒的负脉冲。 5. 当CPU正在对某一个中断源服务时，又有优先级更高的中断源提出中断请求，则

CPU应暂仃正在进行的中断服务而转向更高优先级中断源的服务。当更高优先级中断源服务结束后再回到原先的中断服务程序继续服务。这就是中断嵌套，而且可以多级嵌套。 五.

1. ⑴ 20000H～2FFFFH ⑵ 30000H～3FFFFH 2.

⑴ 根据8088CPU的写接口的时序，结合连接图的译码电路，可以认为图Ⅰ中锁存器CP上的波形与IOW一样。IOW锁存数据的上升沿应出现在时序一个总线周期的T4开始之后。同时，在写接口的总线周期里，CPU在时钟T2之后开始送出数据到数据总线上，到时钟T4时，数据已传送到接口并已稳定。此时，利用IOW的上升沿刚好可把稳定的数据锁存到锁存器的输出端。

但是，若采用图Ⅱ所示的电路，锁存器的锁存脉冲输入端CP上的波形刚好为图Ⅰ的反相波形，即为IOW的反相。这样以来，CP脉冲的上升沿就出现在T2时周期里，这时，CPU刚刚开始向外送数据，数据还没有到达外设，这时进行锁存必定会出错。

⑵ 图ⅠCP波形

图ⅡCP波形 3.

⑴

① 8003H ② 10011000B ③ MOV DX，8002H

⑵ ① MOV SI，OFFSET ADATA（LEA SI， ADATA） ② 01H ③ 00H ④ 10H ⑤ INC SI ⑥ BL ⑦ AX 4.

⑴ STB脉冲除了将输入设备的数据锁存到锁存器的输出端外，该脉冲还用来触发D

硬件

触发器，使其输出Q为高电平，此高电平表示外设有数据准备好。 ⑵ D触发器的作用是用来提供外设数据准备好的状态。 ⑶ 程序如下：

START： MOV DX，0001H WAIT： IN AL，DX AND AL，80H JNZ WAIT MOV DX，0000H IN AL，DX MOV BL，AL RET

本文来源：https://www.bwwdw.com/article/4lu4.html