计算机组成原理-实验1静态随机存储器实验

计算机组成原理实验报告

实验名称：静态随机存储器实验

实验类型：验证型 实验环境：PC + TD-CMA实验系统

指导教师： 专业年级： 姓 名： 学 号： 实验地点： 实验日期：

实验成绩 ：

1

一、实验目的：

掌握静态随机存储器 RAM 工作特性及数据的读写方法

二、实验过程

实验原理

实验所用的静态存储器由一片 6116（2K×8bit）构成（位于 MEM 单元），如图 2-1-1 所示。 6116 有三个控制线： CS（片选线）、 OE（读线）、 WE（写线），其功能如表 2-1-1所示，当片选有效（CS=0）时， OE=0 时进行读操作， WE=0 时进行写操作，本实验将 CS 常接地。

图 2-1-1 SRAM 6116 引脚图

由于存储器（MEM）最终是要挂接到 CPU 上，所以其还需要一个读写控制逻辑，使得 CPU 能控制 MEM 的读写，实验中的读写控制逻辑如图 2-1-2 所示，由于 T3 的参与，可以保证 MEM的写脉宽与 T3 一致， T3 由时序单元的 TS3 给出（时序单元的介绍见附录 2）。 IOM 用来选择是对 I/O 还是对 MEM 进行读写操作， RD=1 时为读， WR=1 时为写。

2

实验原理图如图 2-1-3 所示，存储器数据线接至数据总线，数据总线上接有 8 个 LED 灯显示 D7?D0 的内容。地址线接至地址总线，地址总线上接有 8 个 LED 灯显示 A7?A0 的内容，地址由地址锁存器（74LS273，位于 PC&AR 单元）给出。数据开关（位于 IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为 8 位，接入 6116的地址 A7?A0， 6116 的高三位地址 A10?A8 接地，所以其实际容量为 256 字节。

图 2-1-3 存储器实验原理图

实验箱中所有单元的时序都连接至时序与操作台单元， CLR 都连接至 CON 单元的 CLR 按钮。实验时 T3 由时序单元给出，其余信号由 CON 单元的二进制开关模拟给出，其中 IOM 应为低（即 MEM 操作）， RD、 WR 高有效， MR 和 MW 低有效， LDAR 高有效。

(1) 关闭电源，连接实验电路，并检查无误。

(2) 将时序与操作台单元的开关 KK2 置为‘单拍’档,开关 KK1、 KK3 置为‘运行’档。 (3) 将 CON 单元的 IOR 开关置为 1（使 IN 单元无输出），打开电源开关，如果听到有

3

‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。 (4) 给存储器的 00H、 01H、 02H、 03H、 04H 地址单元中分别写入数据 11H、 12H、 13H、

14H、 15H。由前面的存储器实验原理图（图 2-1-3）可以看出，由于数据和地址由同一个数 据开关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读 写（WR=0， RD=0），数据开关输出地址（IOR=0），然后打开地址寄存器门控信号（LDAR=1）， 按动 ST 产生 T3 脉冲，即将地址打入到 AR 中。再写数据，具体操作步骤为：先关掉存储器 的读写（WR=0， RD=0）和地址寄存器门控信号（LDAR=0），数据开关输出要写入的数据，打 开输入三态门（IOR=0） ，然后使存储器处于写状态（WR=1， RD=0， IOM=0），按动 ST 产生 T3 脉冲，即将数据打入到存储器中。写存储器的流程如图 2-1-5 所示（以向 00 地址单元写 入 11H 为例）：

(5) 依次读出第 00、 01、 02、 03、 04 号单元中的内容，观察上述各单元中的内容是否 与前面写入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样， 而在进行读操作时，应先关闭 IN 单元的输出（IOR=1），然后使存储器处于读状态（WR=0， RD=1， IOM=0），此时数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器 的流程如图 2-1-6 所示（以从 00 地址单元读出 11H 为例）：

4

三、实验结果

以给地址为15H(00010101)的单元写入42H(01000010)为例,从二进制地址单元输入00010产生脉冲将地址打入AR中,对应的代表地址的指示灯亮,地址输入成功;从二进制地址单元输入要写入的数据01000010,数据开关输出要写入的数据,打开输入三态门,存储器处于写状态,按动ST产生T3脉冲,即将数据打入到存储器中,对应的指示灯亮,数据写入成功。

四、讨论与分析

A. 思考题：由两片 6116（2K*8）怎样扩展成（2K*16）或（4K*8）的存储器？怎样连线？

2片6116构成2k*16位存储器： 把地址线并起来，

2片6116的8根+8根数据线分别接d0 d1 d2 ......d15 B. 小结：

1. 总线存在竞争后，会有滴的声音，此时应该关闭电源，检查路线

2. 2.偶尔会出现线插反，导致实验结果出现差错

五、实验者自评

刚开始由于想快点连完线，好做实验，结果导致线连错了，做实验时检查半天不知道为什么出错了，最后把线重新检查一遍后，找到错误。 通过第一次实验的教训，以后连接线的时候都会慢慢来连，以确保不会出错。通过本次实验，自己还对RAM静态存储己制有了更形象的了解。

六、附录：关键代码

5

本文来源：https://www.bwwdw.com/article/4a7x.html