STM32F207中文数据手册

Page 1

基于ARM内核的32位MCU，150DMIPs，高达1MB Flash/128+4KB RAM，USB On-The-Go Full-speed/High-speed，以太网，17 TIMs，3 ADCs，15个通信&摄像头接口 主要特性： 内核：

使用ARM 32位Cortex?-M3 CPU，自适应实时加速器(ART加速器?)可以让程序在Flash中以最高120MHz频率执行时，能够实现零等待状态的运行性能，内置存储器保护单元，能够实现高达150DMIPS/1.25DMIPS/MHz(Dhrystone 2.1)性能。 存储器：

高达1M字节的Flash存储器 512字节的动态口令存储器 高达128+4K字节的SRAM

灵活的静态存储控制器，支持CF卡、SRAM、PSRAM、NOR和NAND存储器 并行LCD接口，兼容8080/6800模式 时钟、复位和电源管理：

1.65～3.6V用于供电和I/O管脚

上电复位、掉电复位、可编程电压监测器和欠压复位 4~26MHz晶体振荡器

内嵌经出厂调校的16MHz RC振荡器（25 °C下精度为1%） 带校准功能的32kHz RTC振荡器

内嵌带校准功能的32kHz的RC振荡器

低功耗：

睡眠、停机和待机模式

VBAT为RTC，20×32位后备寄存器，以及可选的4KB后备SRAM供电 3×12位A/D转换器，0.5μs转换时间：

多达24个输入通道

在三倍间插模式下转换速率高达6MSPS 2×12位D/A转换器 通用DMA：

16组带集中式FIFO和支持分页的DMA控制器

多达17个定时器：

多达12个16位和2个32位的定时器，频率可达120MHz，每个定时器有多达4个用于输入捕获/输出比较/PWM或脉冲计数的通道和增量编码器输入 调试模式：

串行单线调试(SWD)和JTAG接口 Cortex-M3内嵌跟踪模块(ETM) 多达140个具有中断功能的I/O端口：

多达136个快速I/O端口，其频率可达60MHz 多达138个耐5V的I/O端口

多达15个通信接口：

多达3个I2C接口(支持SMBus/PMBus)

多达4个USART接口和2个UART接口 (传输速率7.5 Mbit/s，支持ISO7816，LIN，IrDA接口和调制解调控制)

多达3个SPI接口(传输速度可达30 Mbit/s)，其中2个可复用为I2S接口，通过音频

PLL或外部PLL来实现音频类精度

2个CAN接口(2.0B 版本) SDIO接口 高级互连功能：

带有片上物理层的USB 2.0全速设备/主机/On-The-Go控制器

带有专用DMA，片上全速PHY和ULPI的USB 2.0高速/全速设备/主机/On-The-Go控制器

带有专用DMA的10/100 以太网 MAC.，支持硬件IEEE 1588v2（MII/RMII） 8到14bit并行摄像头接口，最高达48Mbyte/s CRC计算单元 96位唯一ID

模拟真正的随机数发生器

目录略

目录略

目录略

表格目录略

表格目录略

插图目录略

Page 2

Page 3

Page 4

Page 5

Page 6

Page 7

Page 8

插图目录略

Page 9

插图目录略

Page 10

1 简介

这个数据手册给出了STM32F205xx和STM32F207xx系列微控制器的说明书。欲知意法半导体STM32?整个系列的更多细节，请参阅2.1节：完全兼容整个系列。

STM32F205xx和STM32F207xx数据手册必须结合STM32F20x/STM32F21x参考手册一起阅读。在整个文档中，他们被称为STM32F20x设备。

有关内部闪存存储器的编程、擦除和保护等信息，请参考《STM32F20x/STM32F21x闪存编程参考手册》。

参考手册和闪存编程参考手册均可在ST网站下载：www.st.com

有关Cortex?-M3内核的相关信息，请参考《Cortex-M3技术参考手册》，可以在ARM公司的网站下载：http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.ddi0337e/

Page 11

2 概述

STM32F20x系列是基于工作频率高达120MHz的高性能ARM?Cortex?-M3 32位RISC内核。该系列整合了高速嵌入式存储器，Flash存储器和系统SRAM的容量分别高达1M字节和128K字节，高达4K字节的后备SRAM，以及大量连至2条APB总线、2条AHB总线和1个32位多AHB总线矩阵的增强型I/O与外设。

该系列产品还带有自适应实时存储器加速器(ART加速器?)，在高达120MHz的CPU频率下，程序在Flash存储器中运行时，可以实现相当于零等待状态的运行性能。 已经利用CoreMark基准测试对该性能进行了验证。

所有产品均带有3个12位ADC模块、2个DAC模块、1个低功耗RTC、12个通用16位定时器(包括2个用于电机控制的PWM定时器)、2个通用32 位定时器。 1个真随机数发生器(RNG)。 所有产品都带有标准与高级通信接口。 新增的高级外设包括1个SDIO、1个增强型灵活静态存储器控制(FSMC)接口(100脚或100脚以上的产品)，和1个连接CMOS传感器的照相机接 口。 这个系列产品还配置有标准外设。

多达3个I2C接口

3个SPI接口，2个I2S接口。为了获得音频级精度，I2S外设可以通过一个专门的内部音频锁相环或一个外部锁相环锁相来达到同步。

4个USART接口和2个UART接口

带高速性能（带ULPI）的OTG全速USB接口

另有一个USB OTG（全速）

2个CAN接口 1个SDIO接口

以太网接口和摄像头接口是STM32F207xx设备特有的。 注意：

STM32F205xx和STM32F207xx设备工作于-40°C至+105°C的温度范围，供电电压1.8V至3.6V。当设备工作于0°C至70°C的温度范围内，并且IRROFF与VDD相连时，供电电压可降至1.7V。

一系列的省电模式保证低功耗应用的要求。

STM32F205xx和STM32F207xx系列产品提供包括从64脚至176脚的4种不同封装形式。根据不同的封装形式，器件中的外设配置不尽相同。这些丰富的外设配置，使得STM32F205xx和STM32F207xx系列微控制器适合于多种应用场合：

电机驱动和应用控制 医疗设备

工业应用：可编程控制器(PLC)、变频器、断路器 打印机和扫描仪

警报系统、视频对讲和暖气通风空调系统 家庭音频设备

图5给出了该产品系列的框图略。

Page 12

表2 STM32F205xx特性和外设数目略

Page 13

1. 对于LQFP100封装，只有FSMC Bank1或Bank2是可用的。Bank1只能用NE1片选来支持一个复合的NOR/PSRAM存储器。Bank2只能用NE2片选来支持一个16位或8位的NAND Flash存储器。由于这种封装G端口是不可用的，所以不能使用中断线。 2. SPI2和SPI3 接口以一种专用的方式灵活地工作于SPI模式或I2S音频模式。 3. 当设备工作于0°C至70°C的温度范围内，并且IRROFF与VDD相连时，供电电压最小值为1.7V。

表3 STM32F207xx特性和外设数目略

Page 14

表3 STM32F207xx特性和外设数目（continued）略

1. 对于LQFP100封装，只有FSMC Bank1或Bank2是可用的。Bank1只能用NE1片选来支持一个复合的NOR/PSRAM存储器。Bank2只能用NE2片选来支持一个16位或8位的NAND Flash存储器。由于这种封装G端口是不可用的，所以不能使用中断线。 2. SPI2和SPI3 接口以一种专用的方式灵活地工作于SPI模式或I2S音频模式。

3. 当设备工作于0°C至70°C的温度范围内，并且IRROFF与VDD相连时，供电电压最小值为1.7V。

Page 15

2.1 系列之间的全兼容性

STM32F205xx和STM32F207xx组成了STM32F20x系列，其成员之间是完全地脚对脚兼容，软件和功能上也兼容，在开发期间允许用户有更大的自由度来尝试不同的存储器密度和外设。

STM32F205xx和STM32F207xx系列产品与整个STM32F10xxx系列保持了很高的兼容性。所有的功能管脚是脚对脚兼容的。然而，STM32F205xx和STM32F207xx不能随意的替代STM32F10xxx产品。两个系列没有一样的电源模式，所以他们的电源管脚是不同的。尽管如此，从STM32F10xxx向STM32F20x系列过渡仍然是很简单的，只有几个管脚受到了影响。

图3、图4和图1给出了STM32F20x和STM32F10xxx系列的兼容板的设计。 图1 LQFP64封装的STM32F10xx和STM32F2xx兼容板的设计。略。

Page 16

图1 LQFP100封装的STM32F10xx和STM32F2xx兼容板的设计。略。 图1 LQFP144封装的STM32F10xx和STM32F2xx兼容板的设计。略。

Page 17

图1 LQFP176封装的STM32F10xx和STM32F2xx兼容板的设计。略。

Page 18

2.2 器件概述

图5. STM32F20x框图。略。

1. 连接到APB2的定时器从TIMxCLK 测得的速率可达120 MHz，而连接到APB1的定时器从TIMxCLK 测得的速率可达60 MHz。

2. 只有STM32F207xx系列有USB OTG FS，摄像头接口和以太网接口。

Page 19

2.2.1 内嵌闪存和SRAM的ARM?Cortex?-M3内核。

ARM Cortex?-M3处理器是最新一代的嵌入式ARM处理器。它为实现MCU的需要提供了低成本的平台、缩减的引脚数目、降低的系统功耗，同时提供卓越的计算性能和先进的中断系统响应。

ARM的Cortex?-M3是32位的RISC处理器，提供额外的代码效率，在通常8和16位系统的存储空间上发挥了ARM内核的高性能。

STM32F20x系列拥有内置的ARM核心，因此它与所有的ARM工具和软件兼容。 图5是STM32F20x系列产品的功能框图。

2.2.2 自适应实时存储加速器(ART加速器?)

ART加速器?是一种存储器加速器，它优化了STM32工业标准的ARM? Cortex?-M3处理器。它平衡了ARM Cortex-M3在闪存存储器技术上的固有性能优势，这通常需要处理器在更高操作频率上等待闪存存储器。

为了缓解处理器在150 DMIPS全速频率下的性能，处理器执行一个指令预取队列，以及分支缓存，从而提高从128位的闪存中的程序执行速度。基于CoreMark标准，由于ART加速器，该性能得以实现，就相当于在CPU频率高达120MHz时，从闪存0等待的执行程序。

2.2.3 存储器保护单元

存储器保护单元用来管理CPU访问存储器，以防止一个任务突然被另一个活动任务破坏寄存器和资源。这个存储区域被组织成8个受保护的区域，进而可划分为8个分区。这个保护区域的大小在32个字节和整个4G可寻址寄存器之间。

存储器保护单元特别有助于这些应用场合：一些重要的或有待验证的代码码必须被保护，防止其他任务的不良行为。它通常是由一个RTOS管理（实时操作系统）。如果一个程序访问了一个存储器的地址，而这个地址是被存储器保护单元禁止访问的，那么实时操作系统能够检测到，并采取行动。在一个实时操作系统环境中，内核能基于这个进程的执行，动态的更新存储器保护单元的设置。存储器保护单元是可选的，对于一些不需要它的应用可以绕过。

2.2.4 嵌入闪存存储器

STM32F20x系列产品嵌入了一个128K，256K，512K，768K或1M的128位宽的闪存，用于存储程序和数据。这个系列还包含512字节的OTP存储器，可用来存储重要的用户数据，例如以太网MAC地址或加密密钥。

Page 20

2.3.5 CRC(循环冗余校验)计算单元

CRC(循环冗余校验)计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。在EN/IEC 60335-1标准的范围内，它提供了一种检测闪存存储器错误的手段，CRC计算单元可以用于实时地计算软件的签名，并与在链接和生成该软件时产生的签名对比。 2.3.6 内置SRAM

所有的STM32F20x系列产品内置： 多达128K字节的内置SRAM，CPU能以0等待周期访问(读/写)。

4K字节的后备SRAM。 这个区域的内容被保护以防止可能出现的不必要的写访问，并保持待机或VBAT模式。

2.3.7 Multi-AHB总线矩阵

32位的multi-AHB总线矩阵连接到了所有的主机 (CPU, DMAs, Ethernet, USB HS)和从机 (Flash memory, RAM, FSMC, AHB and APB 外设)，并确保一个无漏洞的和有效的操作，甚至几个高速的外设同时工作。

图6. Multi-AHB矩阵

Page 21

2.2.8 直接存储器存取控制器(DMA)

该系列配置了两个通用的双向端口DMA(DMA1和DMA2) ，每个端口有8个通道。它们能够管理存储器到存储器，外设到存储器，存储器到外设的传输。对于APB/AHB外设，它们能共享一些集成的FIFO，支持爆炸转移，旨在提供最大限度的外设带宽(AHB/APB)。

这两个DMA控制器支持循环缓冲区管理，所以，控制器到达缓冲区的末尾，不需要特定的代码。这两个DMA控制器也有一个双缓冲特性，不需要特定的代码就能自动的使用和切换两个寄存器缓冲区。

每个通道连接到专门的硬件DMA请求，每个通道支持软件触发。由软件进行配置，在源端和目的端的传输数据大小是独立的。 DMA可以和主外设一起使用：

SPI and I2S I2C

USART 和 UART

通用、基础和高级控制定时器TIMx DAC SDIO

摄像头接口 (DCMI) ADC

2.2.9 可配置的静态存储器控制器(FSMC)

所有STM32F20x系列集成了FSMC模块。它具有4个片选输出，支持PC卡/CF卡、SRAM、PSRAM、NOR和NAND。

功能介绍： 写入FIFO；

代码可以在除NAND闪存和PC卡外的片外存储器运行； 外部访问的最大频率(fHCLK)是60 MHz。

液晶并行接口

FSMC可以配置成与多数图形LCD控制器的无缝连接，它支持Intel 8080和Motorola 6800的模式，并能够灵活地与特定的LCD接口。使用这个LCD并行接口可以很方便地构建简易的图形应用环境，或使用专用加速控制器的高性能方案。

Page 22

2.2.10 集成的向量式中断控制器(NVIC)

STM32F20x 系列集成向量式中断控制器，能够管理16个优先级，以及处理多达81个可屏蔽中断通道，加上16个Cortex?-M3的中断线。 NVIC主要特点如下：

紧耦合的NVIC能够达到低延迟的中断响应处理 中断向量入口地址直接进入内核

紧耦合的NVIC内核接口 允许中断的早期处理 处理晚到的较高优先级中断 支持中断尾部链接功能 自动保存处理器状态

中断返回时自动恢复，无需额外指令开销

该模块以最小的中断延迟提供灵活的中断管理功能。

2.2.11 外部中断/事件控制器(EXTI)

外部中断/事件控制器包含23个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置它的触发事件(上升沿或下降沿或双边沿)，并能够单独地被屏蔽；有一个挂起寄存器维持所有中断请求的状态。EXTI可以检测到脉冲宽度小于内部APB2的时钟周期。多达140个通用I/O口连接到16个外部中断线。 2.2.12 时钟和启动

复位时内部16MHz的RC振荡器被选为默认的CPU时钟。16MHz内部RC振荡器被工厂削减到仅能提供1%的准确度。该应用可以选择RC振荡器或外部4-26MHz时钟源作为系统时钟。这个时钟是失效监控的。当检测到外部时钟失效时，系统将自动地切换到内部的RC振荡器，如果使能了中断，软件可以接收到相应的中断。同样，在需要时可以采取对PLL时钟完全的中断管理(如当一个间接使用的外部振荡器失效时)。

先进的时钟控制器为内核提供时钟，所有的外设使用一个晶振。特别地，以太网和USB OTG FS外设可以通过系统时钟定时。多个预分频器和锁相环用于配置2个AHB总线、高速APB(APB2)和低速APB(APB1)区域。两个AHB总线的最高频率是120MHz，高速APB区域的最高频率是60MHz，低速APB区域的允许频率为30MHz。

该系列集成了一个专用的锁相环(PLLI2S)，允许达到音频级性能。在这种情况下，I2S 主时钟可以产生8K到192K范围内的所有标准采样频率。

Page 23

2.2.13 自举模式

在启动时，通过自举引脚可以选择三种自举模式中的一种： 从程序闪存存储器自举 从系统存储器自举

从内部SRAM自举

自举加载程序(Bootloader)存放于系统存储器中，可以通过USART1(PA9/PA10)，USART3 (PC10/PC11 or PB10/PB11)， CAN2 (PB5/PB13)，以及通过DFU（设备固件升级）的设备模式中的USB OTG FS (PA11/PA12)对闪存重新编程。

2.2.14 供电方案

VDD=1.8～3.6V：VDD引脚为I/O引脚和内部调压器供电。在WLCSP封装中，VDD可从1.7V~3.6V。

VSSA，VDDA=1.8～3.6V：为ADC、DAC、复位模块、RC振荡器和PLL。VDDA和VSSA必须分别连接到VDD和VSS。

VBAT=1.65～3.6V：当关闭VDD时，(通过内部电源切换器)为RTC、外部32kHz振荡器和后备寄存器供电。

详细信息参见图12供电方案。 2.2.15 供电监控器 本产品内部集成了上电复位(POR)/断电复位(PDR)和掉电复位电路。电源开启时，掉电复位电路始终处于工作状态，保证系统在供电超过1.8V时工作。当达到1.8V掉电复位阈值时，功能选项加载过程启动，要么验证或修改默认阈值，要么永远禁用掉电复位功能。通过功能选项，3个掉电复位阈值是可用的。当VDD低于某个阈值时，设备停留在复位模式中，VPOR/PDR或VBOR不需要外部复位电路。在WLCSP封装的设备上，设置IRROFF与VDD相连使BOR禁用（见2.2.16节：电压调节器）。

器件中还有一个可编程电压监测器(PVD)，它监视VDD/VDDA供电并与阀值VPVD比较，当VDD低于或高于阀值VPVD时产生中断，中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD功能需要通过程序开启。 2.2.16 电压调压器

调压器有5个操作模式： 调压器开 主模式

低功耗模式 关断模式

调压器关 调压器关/内部复位开启 调压器关/内部复位关闭

Page 24

调压器开启

LQFP封装默认调压器开模式启用。对于WLCSP66封装，将REGOFF和IRROFF管脚都连接到VSS启动调压器开模式。而对于UFBGA176封装，只需将REGOFF连接到VSS(IRROFF不要求）。VDD的最小值是1.8 V(a) 三种调压器开启模式： 主模式(MR)用于正常的运行操作

低功耗模式(LPR)用于CPU的停机模式 关断模式用于CPU的待机模式：

调压器的输出为高阻状态，内核电路的供电切断，调压器处于零消耗状态(但寄存器和

SRAM的内容将丢失) 调压器关闭

调压器关/内部复位开启

对于WLCSP66封装，将REGOFF连接到VDD，并且将IRROFF连接到VSS，该模式启动。对于UFBGA176封装，只需将REGOFF管脚连接到VDD（IRROFF不需要）。

除了VDD之外，调压器关闭/内部复位开启模式允许通过VCAP_1和VCAP_2管脚提供一个外部1.2V电压源。

下列条件必须得到满足：

为了避免电流注入两个电源区域之间，VDD应该总是高于VCAP_1和VCAP_2。如果VCAP_1和VCAP_2达到1.08 V的时间快于VDD达到1.8V(a)的时间，PA0管脚应该连接到NRST管脚（见图7）。

否则，上电复位期间PA0应该被置低，直到VDD达到1.8V(见图8)。 在这种模式下，PA0不能用作GPIO管脚，因为当内部电压调节器关闭时，它允许复位不能被NRST复位的1.2V逻辑部分。

调压器关/内部复位关闭 对于WLCSP66封装，将REGOFF连到VSS，并且将IRROFF连到VDD可以激活这种模式。IRROFF不能与REGOFF连接在一起。除了VDD之外，调压器关闭/内部复位开启模式允许通过VCAP_1和VCAP_2管脚提供一个外部1.2V电压源。

下列条件必须得到满足：

为了避免电流注入两个电源区域之间，VDD应该总是高于VCAP_1和VCAP_2(见图7)。

PA0应该保持低电平以满足两个条件：直到VCAP_1和VCAP_2达到1.08 V，VDD达到1.65 V。

NRST应该由一个外部复位控制器控制，以便VDD低于1.65V时复位(见图8)。

Page 25

图7 启动调压器关闭：VCAP_1/VCAP_2 稳定后，VDD 斜坡电压断电复位上升减缓。 图8. 启动调压器关闭：在VCAP_1/VCAP_2稳定前，加快VDD断电复位斜坡上升。 2.2.17 实时时钟(RTC)，后备SRAM和后备寄存器。 STM32F20x系列的后备区域包括：

实时时钟(RTC) 4K的后备SRAM

20个后备寄存器

实时时钟(RTC)是一个独立的BCD定时器/计数器。专用寄存器包括BCD（二进制编码的十进制）格式的秒，分，时（12/24制），星期，日，月，年。能自动修正28,29,30,31天数的月份。RTC提供了一个可编程的警报，以及可编程的周期性中断，用来从停止和待机模式中唤醒STM32F20X产品。

Page 26

RTC的驱动时钟可以是一个使用外部晶体的32.768kHz的振荡器、内部低功耗RC振荡器或高速的外部时钟经128分频。内部低速RC振荡器的典型频率为32kHz。为补偿天然晶体的偏差，可以通过输出一个512Hz的信号对RTC的时钟进行校准。

两个报警寄存器用于在一个特定时间产生警报，日历字段能独立地掩盖警报比较。为了产生周期性的中断，一个带可编程解决方案的16位的可编程二进制自动重载逐减计数器是可用的，并允许以每120us到36小时自动唤醒和周期闹钟。

有一个20位的预分频器用于时基时钟，默认情况下时钟为32.768kHz时，它将产生一个1秒长的时间基准。

4K的后备SRAM是一个类似于EEPROM的区域。它能存储VBAT和待机模式中需要保留的数据。这个存储器区域不能被禁用，以减少电能消耗（见2.2.18节：低功耗模式）。它能通过软件使能。

后备寄存器是32位寄存器，当VDD没上电时，用于存储80个字节的用户应用程序数据。后备寄存器不能被一个系统，一个电源复位，或设备从待机模式醒来时复位。(见节2.2.18:低功耗模式)。

就像后备SRAM，RTC和后备寄存器通过一个开关供电，在VDD有效时该开关选择VDD供电，否则由VBAT引脚供电。 2.2.18低功耗模式

The STM32F20x系列支持三种低功耗模式，可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

睡眠模式

在睡眠模式，只有CPU停止，所有外设处于工作状态并可在发生中断/事件时唤醒CPU。 停机模式

在保持SRAM和寄存器内容不丢失的情况下，停机模式可以达到最低的电能消耗。在停机模式下，停止所有内部1.8V部分的供电，PLL、HSI的RC振荡器和HSE晶体振荡器被关闭，调压器可以被置于普通模式或低功耗模式。

可以通过任一配置成EXTI的信号把微控制器从停机模式中唤醒，EXTI信号可以是16个外部I/O口之一、PVD的输出、RTC闹钟/唤醒/窜改/时间戳事件、USB OTG FS/HS的唤醒信号或以太网唤醒。

待机模式

在待机模式下可以达到最低的电能消耗。内部的电压调压器被关闭，因此所有内部1.2V部分的供电被切断；PLL、HSI的RC振荡器和HSE晶体振荡器也被关闭；进入待机模式后，SRAM和寄存器的内容将消失，但后备寄存器和选中的后备SRAM的内容仍然保留。

从待机模式退出的条件是：NRST上的外部复位信号、IWDG复位、WKUP引脚上的一个上升边沿或RTC的闹钟到时/唤醒/篡改/时间戳事件发生。 注意：

在进入停机或待机模式时，RTC、IWDG和对应的时钟不会被停止。

Page 27

2.2.19 VBAT操作

VBAT管脚允许从一个外部电池或内部超级电容向STM32F20X VBAT部分供电。

当VDD没上电时，可进行VBAT操作。 VBAT管脚向RTC，后备寄存器和后备SRAM供电。

注意：当微处理器从VBAT供电时，来自VBAT操作的外部中断和RTC闹钟/事件不会退出。

2.2.20 定时器和看门狗

STM32F20x系列产品包含2个高级控制定时器、8个普通定时器和2个基本定时器，以及2个看门狗定时器。

所有定时器计数器可以在调试模式下冻结。

表4 比较了高级控制定时器、通用定时器和基本定时器的功能： 表4 定时器功能比较。略。

Page 28

高级控制定时器(TIM1和TIM8)

两个高级控制定时器(TIM1和TIM8)可以被看成是分配到6个通道的三相PWM发生器，它具有带死区插入的互补PWM输出，还可以被当成完整的通用定时器。四个独立的通道可以用于：

● 输入捕获

● 输出比较

● 产生PWM(边缘或中心对齐模式) ● 单脉冲输出

配置为16位标准定时器时，它与TIMx定时器具有相同的功能。配置为16位PWM发生器时，它具有全调制能力(0~100%)。

在调试模式下，计数器可以被冻结。很多功能都与标准的TIM定时器相同，内部结构也相同，因此高级控制定时器可以通过定时器链接功能与TIM定时器协同操作，提供同步或事件链接功能。 通用定时器(TIMx)

STM32F20x系列内部集成了十个可同步运行的标准定时器（差别见表4）。

● TIM2, TIM3, TIM4, TIM5

STM32F20x系列包含4个功能齐全的通用定时器。TIM2和TIM5是32位的定时器,TIM3和TIM4是16位定时器。TIM2和TIM5是基于32位自动重装逐加/逐减计数器和16位分频器的定时器。TIM2和TIM5是基于16位自动重装逐加/逐减计数器和16位分频器的定时器。他们都有4个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单脉冲模式输出，在最大的封装配置中可提供最多16个输入捕获、输出比较或PWM通道。

TIM2, TIM3, TIM4, TIM5通用定时器还能通过定时器链接功能与其他通用定时器和高级控制定时器TIM1和TIM8共同工作，提供同步或事件链接功能。

TIM2, TIM3, TIM4, TIM5的计数器在调试模式下可以被冻结。这些通用定时器中的任何一个都能被用来产生PWM输出。

TIM2, TIM3, TIM4, TIM5 都能独立地产生DMA请求。这些定时器还能够处理增量编码器的信号，也能处理1至4个霍尔传感器的数字输出。

● TIM10,TIM11和TIM9

这些定时器是基于16位自动重载逐加计数器和16位分频器。TIM10和TIM11配备了一个独立通道，而TIM9有两个独立的通道，可用于输入捕捉/输出比较，PWM或单脉冲模式输出。它们可以和TIM2, TIM3, TIM4, TIM5功能齐全的通用定时器同步运行。它们也能够作为简单的时间基准。

● TIM12, TIM13 和 TIM14

这些定时器是基于16位自动重载逐加计数器和16位分频器。TIM13和TIM14配备了一个独立通道，而TIM12有两个独立的通道，可用于输入捕捉/输出比较，PWM或单脉冲模式输出。

Page 29

它们可以和TIM2, TIM3, TIM4, TIM5功能齐全的通用定时器同步运行。

它们也能够作为简单的时间基准。 基本定时器TIM6和TIM7

这2个定时器主要是用于产生DAC触发信号，也可当成通用的16位时基计数器。 独立看门狗

独立的看门狗是基于一个12位的递减计数器和一个8位的预分频器，它由一个内部独立的32kHz的RC振荡器提供时钟；因为这个RC振荡器独立于主时钟，所以它可运行于停机和待机模式。它可以被当成看门狗用于在发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过选项字节可以配置成是软件或硬件启动看门狗。在调试模式下，计数器可以被冻结。

窗口看门狗

窗口看门狗内有一个7位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生问题时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

系统时基定时器

● 24位的递减计数器

● 自动重加载功能

● 当计数器为0时能产生一个可屏蔽系统中断 ● 可编程时钟源

2.2.21 I2C总线

多达2个I2C总线接口，能够工作于多主模式或从模式，支持标准和快速模式。 I2C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。

它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。 2.3.19通用同步/异步收发器(USART)

STM32F20x系列产品中，内置了4个通用同步/异步收发器(USART1、USART2、USART3和USART6)，和2个通用异步收发器(UART4和UART5)。

这6个接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、单线半双工通信模式和LIN主/从功能。USART1和USART6接口通信速率可达7.5兆位/秒。

Page 30

其他接口的通信速率可达3.75兆位/秒。

USART1、USART2、USART3和USART6 接口具有硬件的CTS和RTS信号管理、兼容ISO7816的智能卡模式和类SPI通信模式，所有其他接口都可以使用DMA操作。

表5 USART功能比较

2.2.23串行外设接口(SPI)

STM32F20x系列产品配置了多达3个SPI接口，在从或主模式下，进行全双工和半双工通信。SPI1能以高达30 Mbits/s的速率通信，而SPI2和SPI3能以15 Mbit/s的速率通信。3位的预分频器可产生8种主模式频率，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡和MMC模式。

所有的SPI接口都可以使用DMA操作。

SPI接口可以配置在TI模式下操作，为了在主机模式和从机模式下通信。

2.2.24 I2S(芯片互联音频)接口

2个标准的I2S接口(与SPI2和SPI3复用)可以工作于主或从模式，在单向通信模式中，这2个接口可以配置为16位或32位传输，亦可配置为输入或输出通道。支持音频采样频率从8kHz到48kHz。当任一个或两个I2S接口配置为主模式，它的主时钟可以以256倍采样频率输出给外部的DAC或CODEC(解码器)。

所有I2Sx接口可以服务于DMA控制器。

Page 31

2.2.25 SDIO

SD/SDIO/MMC主机接口可以支持MMC卡系统规范4.2版中的3个不同的数据总线模式：1位(默认)、4位和8位。在8位模式下，该接口可以使数据传输速率达到48MHz，该接口兼容SD存储卡规范2.0版。

SDIO存储卡规范2.0版支持两种数据总线模式：1位(默认)和4位。

目前的芯片版本只能一次支持一个SD/SDIO/MMC 4.2版的卡，但可以同时支持多个MMC 4.1版或之前版本的卡。

除了SD/SDIO/MMC，这个接口完全与CE-ATA数字协议版本1.1兼容。 2.2.26 带专用DMA和IEEE 1588支持的以太网MAC接口。

只有STM32F207xx系列才有的外设。

STM32F207xx系列提供了一个兼容IEEE-802.3-2002的介质访问控制器(MAC) ，它通过一个行业标准介质无关接口(MII)或一个简化的介质无关接口(RMII)，用于以太局域网通信。STM32F207xx系列需要一个外部物理接口设备连接到物理局域网总线(双绞线、光纤等）。这个物理接口用17根信号线连接到STM32F207xx系列MII端口实现介质无关接口 (MII) ，或9根信号线连接到RMII端口实现精简介质无关接口(RMII) ，并且能用STM32F207xx系列中的25 MHz (MII)或50 MHz (RMII) 输出定时。

STM32F207xx系列包括如下特性：

● 支持10Mbit / s和100 Mbit / s速率

● 专用DMA控制器允许专用SRAM和descriptor之间进行高速转换(详见STM32F20x和STM32F21x参考手册)

● 附加MAC框架支持(VLAN支持) ● 半双工(CSMA / CD)和全双工操作 ● MAC控制子层(控制帧)支持 ● 32位CRC产生和去除。

● 对物理和多播地址的几种地址滤波模式。(多播和组地址) ● 32位状态编码用于每次传输或接受帧。

● 内部FIFO缓冲发送和接收到的帧。发送FIFO和接收FIFO都是2K，总共4K。 ● 支持硬件PTP（精确时钟同步协议），该协议遵照IEEE 1588 2008(PTP V2)，它带有连接到TIM2输入的时间隙比较器。

● 当系统时间大于目标时间时触发中断。

Page 32

2.2.27 控制器区域网络(CAN)

CAN接口兼容规范2.0A和2.0B(主动)，位速率高达1兆位/秒。它可以接收和发送11位标识符的标准帧，也可以接收和发送29位标识符的扩展帧。具有3个发送邮箱和2个接收FIFO，3级28个可调节的滤波器。即使使用了一个CAN，它们都能被使用。被分配给每个CAN的256字节SRAM，不跟任何其他外设共用。

2.2.28 通用串行总线活动式全速(OTG_FS)

该系列嵌入了一个带集成收发器的USB OTG全速设备/主机/OTG外设。这个USB OTG FS外设遵从USB 2.0规范和OTG 1.0规范。它有软件可配置的端点设置并支持暂停/恢复。USB OTG全速控制器要求一个专用的48MHz时钟，它通过一个PLL连接到HSE振荡器来产生这个时钟。

主要特点是:

● 带动态FIFO大小，兼有Rx 和 Tx 320×35位的 FIFO。 ● 支持会话请求协议(SRP)和主机谈判协议(HNP) ● 4个双向端点

● 支持周期输出的八个主机通道

● 内置HNP/SNP/IP（不需要任何外部电阻）

● 对于OTG/Host模式，需要一个电源开关，以防连接到电源供电设备。 ● 支持内部FS OTG PHY

2.2.29 活动式高速通用串行总线 (OTG_HS)

STM32F20x系列嵌入了一个USB OTG高速（高达480 Mb/s）设备/主机/OTG外设。USB OTG HS支持全速和高速操作。它集成了用于全速操作(12 MB/s)的收发器，以及用于高速操作 (480 MB/s)的一个UTMI低引脚数接口(ULPI)。在HS模式下使用USB OTG HS时，要求外部物理设备连接到ULPI。

USB OTG HS外设符合USB 2.0规范以及OTG 1.0 规范。它有软件可配置的端点设置并支持暂停/恢复。USB OTG全速控制器要求一个专用的48MHz时钟，它通过一个PLL连接到HSE振荡器来产生这个时钟。

● 带动态FIFO大小，兼有Rx 和 Tx 1024×35位的 FIFO。

● 支持会话请求协议(SRP)和主机谈判协议(HNP) ● 6个双向端点

● 支持周期输出的12个主机通道

● 支持内部FS OTG PHY

● 外部HS 或 HS OTG操作支持SDR模式下的ULPI。OTG PHY通过12根信号线连接到微处理器的ULPI端口。它能产生60 MHz时钟输出。 ● 内部USB DMA

● 内置HNP/SNP/IP（不需要任何外部电阻）

● 对于OTG/Host模式，需要一个电源开关，以防连接到电源供电设备。

Page 33

2.2.30 音频锁相环(PLLI2S)

该系列配置了一个额外的专用PLL用于音频I2S 应用。当使用USB外设时，不用就CPU性能达成妥协，就可达到无差错I2S采样时钟精度。

修改PLLI2S配置管理一个I2S采样速率改变，不用禁用用于CPU，USB和以太网接口的主锁相环。

以非常低的错误在8KHz到192KHZ范围内，编程音频PLL以获取采样频率。 除了音频锁相环，用一个外部锁相环（或编解码器输出），主机时钟输入管脚可与I2S流同步。

2.2.31 数码相机接口(DCMI)

STM32F205xx系列没有摄像头接口。

STM32F207xx嵌入了一个摄像头接口，它能通过一个8位到14位的并口连接到摄像头模块和CMOS电阻，以接受视频数据。它的特性如下：

● 用于输入像素时钟和同步信号的可编程极性。 ● 能够进行8, 10, 12或14位的并行数据通信

● 支持8位的黑白动态视频或原始彩色格式，YCbCr 4:2:2动态视频，RGB 565动态视频或压缩的数据（如JPEG）。

● 支持连续模式或快照(一个单帧)模式 ● 自动裁剪图像功能

2.2.32 真正的随机数产生器 (RNG)

所有的STM32F2xxx系列嵌入了一个真正的RNG，它能通过一个集成模拟电路产生一个32位的随机数。

Page 34

2.2.33 通用输入输出接口(GPIO)

每个GPIO引脚都可以由软件配置成输出(推挽或开漏，有或没有上拉或下拉)、输入(浮动，带或不带上拉或下拉)或复用的外设功能端口。多数GPIO引脚都与数字或模拟的复用外设共用。所有的GPIO接口都可承受大电流，并有速率选择，以更好的管理内部噪声，功率消耗和电磁发射。

根据需要，可以通过一个特定的序列锁上I/O复用功能配置，以免对I/O寄存器进行虚假的写操作。

为了提供快速的I/O处理，在一个高达120MHz的时钟下，GPIO接口在快速AHB1总线能达到60MHz的最大I/O切换速度。 2.2.34 ADC(模拟/数字转换器)

内嵌3个12位的模拟/数字转换器(ADC)，每个ADC共用多达16个外部通道，可以实现单次或扫描模式转换。在扫描模式下，自动进行在选定的一组模拟输入上的转换。

ADC接口上的其它逻辑功能包括： ● 同步的采样和保持 ● 交叉的采样和保持

ADC可以使用DMA操作。模拟看门狗功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阀值时，将产生中断。

由定时器(TIM1, TIM2, TIM3, TIM4, TIM5和TIM8)产生的事件，可以分别内部级联到ADC的开始触发和注入触发，应用程序能使AD转换与时钟同步。

2.2.35 DAC(数字至模拟信号转换器)

两个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压信号并输出。这项功能内部是通过集成的电阻串和反向的放大器实现。

这个双数字接口支持下述功能： ● ● ● ●

两个DAC转换器：各有一个输出通道 8位或12位单调输出

12位模式下的左右数据对齐 同步更新功能

● 产生噪声波 ● 产生三角波

● 双DAC通道独立或同步转换 ● 每个通道都可使用DMA功能 ● 外部触发进行转换 ● 输入参考电压 VREF+

该系列使用了8个DAC触发输入。通过定时器更新输出来触发DAC通道，也可连接到不同的DMA流。

Page 35

2.2.36 温度传感器

温度传感器产生一个随温度线性变化的电压，转换范围在1.8V < VDDA < 3.6V之间。温度传感器在内部被连接到ADC1_IN16的输入通道上，用于将传感器的输出转换到数字数值。

由于芯片之间的温度传感器偏置取决于转化范围，内部温度传感器主要适用于检测温度改变而不是绝对温度。如果需要读取精确的温度，就需要一个外部温度传感器。 2.2.37 串行单线JTAG调试口(SWJ-DP)

内嵌ARM的SWJ-DP接口，这是一个结合了JTAG和串行单线调试的接口，可以实现串行单线调试接口或JTAG接口的连接。JTAG的TMS和TCK信号分别与SWDIO和SWCLK共用引脚，TMS脚上的一个特殊的信号序列用于在JTAG-DP和SW-DP间切换。

2.2.38 内嵌跟踪模块(ETM)

使用ARM的嵌入式跟踪微单元(ETM)，STM32F20x通过很少的ETM引脚连接到外部跟踪端口分析(TPA)设备，从CPU核心中以高速输出压缩的数据流，为开发人员提供了清晰的指令运行与数据流动的信息。TPA设备可以通过USB、以太网或其它高速通道连接到调试主机，实时的指令和数据流向能够被调试主机上的调试软件记录下来，并按需要的格式显示出来。TPA硬件可以从开发工具供应商处购得，并能与第三方的调试软件兼容。

内嵌跟踪模块能够用第三方调试软件工具。

Page 36

3 引脚分布和引脚描述

图9. STM32F20x LQFP64 引脚分布（略） 图10. STM32F20x WLCSP64+2开销（略）

Page 37

图11. STM32F20x LQFP100 引脚分布（略） 1. RFU意思是“保留为将来使用”。这个引脚可连到VDD，VSS或不连接。

Page 38

图12. STM32F20x LQFP144 引脚分布（略） 1. RFU意思是“保留为将来使用”。这个引脚可连到VDD，VSS或不连接。

Page 39

图13. STM32F20x LQFP176 引脚分布（略）

1. RFU意思是“保留为将来使用”。这个引脚可连到VDD，VSS或不连接。

Page 40

图14. STM32F20x UFBGA176开销（略） 1. RFU意思是“保留为将来使用”。这个引脚可连到VDD，VSS或不连接。 2. 顶视图

表6. STM32F20x引脚和球定义（略）

Page 41

表6. STM32F20x引脚和球定义续（略）

Page 42

表6. STM32F20x引脚和球定义续（略）

Page 43

表6. STM32F20x引脚和球定义续（略）

Page 44

表6. STM32F20x引脚和球定义续（略）

Page 45

表6. STM32F20x引脚和球定义续（略）

Page 46

表6. STM32F20x引脚和球定义续（略）

Page 47

表6. STM32F20x引脚和球定义续（略）

Page 48

表6. STM32F20x引脚和球定义续（略）

Page 49

表6. STM32F20x引脚和球定义续（略）

Page 50

表6. STM32F20x引脚和球定义续（略）

Page 51

表6. STM32F20x引脚和球定义续（略）

1.I = 输入，O = 输出，S = 电源， HiZ = 高阻 2.FT=容忍5V；TT=容忍3.6V 3.有些功能仅在部分型号芯片中支持。

4.PC13，PC14和PC15引脚通过电源开关进行供电，而这个电源开关只能够吸收有限的电流(3mA)。因此这三个引脚作为输出引脚时有以下限制：在同一时间只有一个引脚能作为输出，作为输出脚时只能工作在2MHz模式下，最大驱动负载为30pF，并且不能作为电流源(如驱动LED)。

5.这些引脚在备份区域第一次上电时处于主功能状态下，之后即使复位，这些引脚的状态由备份区域寄存器控制（这些寄存器不会被主复位系统所复位）。 关于如何控制这些IO口的具体信息，请参考STM32F20x和STM32F21x参考手册的电池备份区域的相关章节。

可以从意法半导体网站:www.st.com获取。

6.FT=容忍5V,除非在模拟模式或振荡器模式（对于PC14, PC15, PH0 和 PH1） 7.如果该系列是UFBGA176封装，以及REGOFF引脚作为VDD(调压器关闭)，那么PA0作为内部复位（低电平有效）。

8.在存储设备上，FSMC_NL引脚也能被命名为FSMC_NADV 9.RFU意思是“保留为将来使用”。这个引脚可连到VDD，VSS或不连接。 表7. FSMC引脚定义(略)

表7. FSMC引脚定义续（略）

表7. FSMC引脚定义续（略）

表8. 管脚复用列表（略）

表8. 管脚复用列表续（略）

表8. 管脚复用列表续（略）

表8. 管脚复用列表续（略）

表8. 管脚复用列表续（略）

Page 52

Page 53

Page 54

Page 55

Page 56

Page 57

Page 58

Page 59

4 存储器映像

存储器映射如图15所示。

Page 60

图5 存储器映射

Page 61

5 电气特性 5.1 参数条件

除非特别说明，所有电压的都以VSS为基准。 5.1.1 最小和最大数值

除非特别说明，在生产线上通过对100%的产品在环境温度TA=25°C和TA=TAmax下执行的测试(TAmax与选定的温度范围匹配)，所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线上进行测试；在综合评估的基础上，最小和最大数值是通过样本测试后，取其平均值再加减三倍的标准分布(平均±3∑)得到。 5.1.2 典型数值

除非特别说明，典型数据是基于TA=25°C和VDD=3.3V(1.8V ≤VDD ≤3.6V电压范围)。这些数据仅用于设计指导而未经测试。

典型的ADC精度数值是通过对一个标准的批次采样，在所有温度范围下测试得到，95%产品的误差小于等于给出的数值(平均±2∑)。 5.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。 5.1.4 负载电容

测量引脚参数时的负载条件示于图16中。 5.1.5 引脚输入电压

引脚上输入电压的测量方式示于图17中。 图16. 引脚负载条件（略） 图17 引脚输入电压（略）

Page 62

5.1.6 供电方案

图18 供电方案（略）

1. 每个电源对必须和如上所示的滤波陶瓷电容去耦。这些电容必须尽可能的放置得近一些，或低于，PCB背面合适的引脚，为了确保设备好的性能。

2. 参照2.2.16节：电压调节器，连接REGOFF和IRROFF引脚。 3. 当电压调节器关闭时，两个2.2uF的陶瓷电容不应该被连接。 4. 4.7μF陶瓷电容必须连接到VDD引脚之一。

Page 63

5.1.7 电流消耗测量

图19 电流消耗测量方案（略） 5.2 绝对最大额定值

加在器件上的载荷如果超过绝对最大额定值列表(表9、表10、表11)中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。 表9. 电压特性（略）

1. 在允许的范围内，所有的主电源(VDD, VDDA)和地(VSS, VSSA) 引脚必须始终连接到外部电源。

2. 保证VIN不超过其最大值。参见表10允许注入电流的最大值。

Page 64

表10 电流特性（略） 1. 所有的电源(VDD，VDDA)和地(VSS，VSSA)引脚必须始终连接到外部允许范围内的供电系统上。

2. 反向注入电流会干扰器件的模拟性能。参看第5.3.20节。

3. 正向的注入电流在这些I/O口上是不可能的。反向的注入电流由VIN

4. 当几个I/O口同时有注入电流时，∑IINJ(PIN)的最大值为正向注入电流与反向注入电流的即时绝对值之和。 表11 温度特性（略） 5.3 工作条件

5.3.1 通用工作条件 表12 通用工作条件（略）

Page 65

表12 通用工作条件续（略）

1. IRROFF被设置为VDD，当该系列在0~70°C范围内工作时，这个值可低至1.7V。一个减少的温度范围。

2. 当使用ADC时，参见表64。

3. 建议使用相同的电源为VDD和VDDA供电，在上电和掉电期间，VDD和VDDA之间最多允许有300mV的差别。

4. 如果TA较低，只要TJ不超过TJmax，则允许更高的PD数值。

5. 在较低的功率耗散的状态下，只要TJ不超过TJmax，TA可以扩展到这个范围。 表13. 取决于操作电源范围的限制条件（略）

Page 66

1. 降低CPU频率可以减小等待状态的数值(见图20)。

2. IRROFF被设置为VDD，当该系列在0~70°C范围内工作时，这个值可低至1.7V。一个减少的温度范围。

3. 由于ART加速器和128位的闪存，这里给出的等待状态的数值不会影响从闪存运行的速率，因为ART加速器允许获得一种相当于0等待状态执行程序的性能。 4. OTG USB FS的电压范围可降到2.7V。 然而，在2.7V~3V期间，它会退化。

Page 67

图20. 对比fCPU和VDD范围的等待状态数值（略）

1. 当该系列工作在0~70°C温度范围内，并且IRROFF设置为VDD时，供电电压可降至1.7V。

5.3.2 VCAP1 / VCAP2外部电容

主调压器的稳定性通过连接一个外部电容到VCAP1/VCAP2引脚实现。表14给出了CEXT的典型值。

图21. 外部电容CEXT（略） 1. 据说：ESR相当于串联的电阻。 表14. VCAP1 / VCAP2操作条件（略）

Page 68

5.3.3 上电和掉电时的工作条件（调压器开启）

对TA的通用操作条件的主题 表15 上电和掉电时的工作条件（调压器开启） 5.3.4 上电和掉电时的工作条件（调压器关闭）

对TA的通用操作条件的主题

表16 上电和掉电时的工作条件（调压器关闭）

Page 69

5.3.5 内嵌复位和电源控制模块特性

表17中给出的参数是依据表12列出的环境温度下和VDD供电电压下测试得出。

表17 内嵌复位和电源控制模块特性（略）

Page 70

表17 内嵌复位和电源控制模块特性续（略）

1. 产品的特性由设计保证至最小的数值VPOR/PDR。

2. 由设计保证，不在生产中测试。 3. 从上电（上电复位或从VBAT唤醒）到用户应用程序代码读取第一条指令的瞬间，测量复位周期。 5.3.6 供电电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O引脚的负载、产品的软件配置、工作频率、I/O脚的翻转速率、程序在存储器中的位置以及执行的代码等。

电流消耗的测量方法说明，详见图19。

本节中给出的所有运行模式下的电流消耗测量值，都是在执行一套CoreMark代码。

Page 71

典型的和最大电流消耗

微控制器处于下列条件：

● 在启动时，所有的引脚都被硬件配置为模拟输入。 ● 所有的外设都处于关闭状态，除非特别说明。

● 闪存存储器的访问时间调整到fHCLK的频率(0~30MHz时为0个等待周期，30~60MHz时为1个等待周期，60~90MHz时为2个等待周期，90~120MHz时为3个等待周期)。

● 除非特别说明，当外设被使能时，HCLK作为系统时钟，fPCLK1 = fHCLK/4, and fPCLK2= fHCLK/2。

● VDD=3.6V时，获取最大值，以及最大环境温度(TA)，除非另有说明，典型值取TA= 25 °C 和 VDD= 3.3 V时。

表18. 在运行模式下的典型和最大电流消耗，用从闪存执行数据处理的代码。（略） 1. 基于特性，在生产中以带外设使能的VDD最大值和fHCLK最大值测试。 2. 外部时钟为4MHz，当fHCLK>25MHz时启用PLL。

3. 当ADC启动时（ADC_CR2寄存器的ADON置位），对于模拟器件，每个ADC增加额外的1.6mA的功率消耗。

4. 在这种情况下HCLK =系统时钟/ 2。

Page 72

表19 运行模式下的典型和最大电流消耗，数据处理代码从闪存（ART加速器使能）或内部RAM中运行。（略）

1. 代码和数据处理从SRAM1用引导管脚运行。

2. 基于特性，在生产中以带外设使能的VDD最大值和fHCLK最大值测试。

3. 外部时钟为4MHz，当fHCLK>25MHz时启用PLL。 4. 当ADC启动时（ADC_CR2寄存器的ADON置位），对于模拟器件，每个ADC增加额外的1.6mA的功率消耗。

5. 在这种情况下HCLK =系统时钟/ 2。

Page 73

图22 运行模式下典型的电流消耗与频率的对比，数据处理代码在RAM中运行，开启所有外设。（略）

图23 运行模式下典型的电流消耗与频率的对比，数据处理代码在RAM中运行，关闭所有外设。（略）

Page 74

图24 运行模式下典型的电流消耗与频率的对比，数据处理代码在闪存中运行，关闭ART加速器，开启所有外设。（略） 图25 运行模式下典型的电流消耗与频率的对比，数据处理代码在闪存中运行，关闭ART加速器，关闭所有外设。（略）

Page 75

表20. 睡眠模式下的典型和最大电流消耗（略）

1. 基于特性，在生产中以带外设使能的VDD最大值和fHCLK最大值测试。

2. 外部时钟为4MHz，当fHCLK>25MHz时启用PLL。 3. 当ADC启动时（ADC_CR2寄存器的ADON置位），对于模拟器件，每个ADC增加额外的1.6mA的功率消耗。

Page 76

图26. 睡眠模式下的典型电流消耗与频率的对比，开启所有外设。（略） 图27. 睡眠模式下的典型电流消耗与频率的对比，关闭所有外设。（略）

Page 77

表21. 停机模式下的典型和最大电流消耗。（略）

1. 所有典型和最大值将会进一步降至50%，由于ST元件测试程序的不断提高。数据手册的新版本将反映出这些改变。

图28. 停机模式下的典型电流消耗与频率的对比（略）

Page 107

图40. SPI时序图-从模式和CPHA=0（略） 图41. SPI时序图-从模式和CPHA=1(1) （略）

1．测量点设置于CMOS电平：0.3VDD和0.7VDD。

Page 108

图42. SPI时序图-主模式(1) （略）

1．测量点设置于CMOS电平：0.3VDD和0.7VDD。

Page 109

表53. I2S特性(1) （略） 1.TBD = 待确定。

2. 由设计模拟和/或综合评估得出，不在生产中测试。

3. 依赖于fPCLK。例如，如果fPCLK=8MHz，则TPCLK=1/fPCLK=125ns。

Page 110

图43. I2S从模式时序图(飞利浦协议)(1) （略）

1. 测量点设置于CMOS电平：0.3VDD和0.7VDD。

2. 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。 图44. I2S主模式时序图(飞利浦协议)(1) （略） 1. 由综合评估得出，不在生产中测试。

2. 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

Page 111

USB OTG FS特性

USB OTG 接口是USB-IF认证的（全速）这个接口是同时存在于USB OTG HS和USB OTG FS控制器中的。

表54. USB OTG FS启动时间（略） 1. 由设计保证，不在生产中测试。

表55. USB OTG FS直流电特性（略）

1. 所有的电压测量都是以设备端地线为准。

2. STM32F205xx和STM32F207xx USB OTG FS正确USB功能可以在2.7V得到保证，而不是在2.7~3.0V电压范围下降级的电气特性。 3. 由设计保证，不在生产中测试

4. RL是连接到USB驱动器上的负载。

Page 112

图45. USB OTG FS时序：数据信号上升和下降时间定义（略） 表56. USB OTG FS电气特性(1) （略）

1. 由设计保证，不在生产中测试。

2. 测量数据信号从10%至90%。更多详细信息，参见USB规范第7章(2.0版)。 USB HS特性

表57所示为USB HS操作电压。 表57. USB HS直流电特性（略）

1. 所有的电压测量都是以设备端地线为准。 表58. 时序参数（略）

1. 由设计保证，不在生产中测试

Page 113

图46. ULPI时序图 表59. ULPI定时

1. VDD=2.7~3.6，TA=-40~85°C 以太网特性

表60所示为以太网操作电压。 表60. 以太网直流电气特性（略）

1. 所有的电压测量都是以设备端地线为准。

表61给出了用于SMI(站管理接口)的以太网MAC信号列表，以及图47所示为相应的时序图。

Page 114

图47. 以太网SMI时序图（略）

表61. 动态特性：用于SMI的以太网MAC信号（略）

1. TBD表示“to be defined”。

表62给出了用于RMII的以太网MAC信号列表，以及图48所示为相应的时序图。 图48. 以太网RMII时序图（略）

表62. 动态特性：用于RMII的以太网MAC信号（略）

Page 115

表63给出了用于MII的以太网MAC信号列表，以及图49所示为相应的时序图。 图49. 以太网MII时序图（略）

表62. 动态特性：用于MII的以太网MAC信号（略） 1. TBD表示“to be defined”。

CAN（控制区域网络）接口

参阅5.3.16节：I/O端口特性关于输入/输出交流功能特性的更多细节(CANTX和CANRX)。

Page 116

5.3.20 12位ADC特性

除非特别说明，表64的参数是使用符合表12的条件的环境温度、fPCLK2频率和VDDA供电电压测量得到。

表64 ADC特性(1) （略）

Page 117

1. TBD表示 “to be defined”。

2. 如果IRROFF设置VDD，这个值能低至1.7V，当设备在0~70°C温度范围内工作时。 3. 建议保持VREF+和VDDA之间的电压差低于1.8 V 4. 由综合评估保证，不在生产中测试。

5. VREF+可以在内部连接到VDDA，VREF-可以在内部连接到VSSA。 6. VDD=1.8V时，RADC取最大值，VDD=3.3 V时，RADC取最小值。 7. 对于外部触发，必须在表58列出的时延中加上一个延迟1/fPCLK2

公式1：最大RAIN公式（略）

上述公式(公式1)用于决定最大的外部阻抗，使得误差可以小于1/4 LSB。其中N=12(表示12位分辨率)和k是由ADC_SMPR1寄存器决定的采样周期数。

Page 118

表65. ADC精度（略）

1. 最佳的性能可以在受限的VDD、频率、VREF和温度范围下实现。

2. 由综合评估保证，不在生产中测试。

3. 如果IRROFF设置VDD，这个值能低至1.7V，当设备在0~70°C温度范围内工作时。 注意：

ADC精度与反向注入电流的关系：需要避免在任何标准的模拟输入引脚上注入反向电流，因为这样会显著地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上，(引脚与地之间)增加一个肖特基二极管。如何正向的注入电流，只要处于第5.3.16节中给出的IINJ(PIN)和ΣIINJ(PIN)范围之内，就不会影响ADC精度。 图50. ADC精度特性（略） 1. 实际ADC转换曲线的例子 2. 理想转换曲线

3. 实际转换终点联系 4.

Page 119

图51. 使用ADC典型的连接图

1. 有关RAIN、RADC和CADC的数值，参见表64。（略）

2. Cparasitic表示PCB(与焊接和PCB布局质量相关)与焊盘上的寄生电容(大约7pF)。较大的Cparasitic数值将降低转换的精度，解决的办法是减小fADC。

Page 120

一般PCB设计指导

依据VREF+是否与VDDA相连，电源的去藕必须按照图52或图53连接。图中的10nF电容必须是瓷介电容(好的质量)，它们应该尽可能地靠近MCU芯片。 图52. 供电电源和参考电源去藕线路(VREF+未与VDDA相连) （略） 1.VREF+和VREF-输入只出现在100脚以上的产品。

图53. 供电电源和参考电源去藕线路(VREF+与VDDA相连) （略） 1.VREF+和VREF-输入只出现在100脚以上的产品。

Page 121

5.3.21 DAC电气参数 表66. DAC特性（略）

Page 122

1. 如果IRROFF设置VDD，这个值能低至1.7V，当设备在0~70°C温度范围内工作时。 2. 由设计保证，不在生产中测试

3. 由综合评估得出，不在生产中测试。

Page 123

图54. 12位缓冲/非缓冲DAC。（略）

1. DAC集成了一个输出缓冲器，能够用于减少输出阻抗以及直接驱动外部负载，而无需使用一个外部运算放大器。通过配置DAC_CR寄存器中的BOFFx位，可以旁路缓冲区。 5.3.22 温度传感器特性

表67. TS特性。（略）

1. 由综合评估得出，不在生产中测试。

2. 由设计保证，不在生产中测试

3. 最短的采样时间可以由应用程序通过多次循环决定。 5.3.23 VBAT监测特性 表68. 监测特性（略）

1. 由设计保证，不在生产中测试

2. 最短的采样时间可以由应用程序通过多次循环决定。

Page 124

5.3.24 内置的参照电压

表69中给出的参数是依据表12列出的环境温度下和VDD供电电压下测试得出。

表13内置的参照电压（略）

1. 最短的采样时间是通过应用中的多次循环得到。

2. 由设计保证，不在生产中测试。 5.3.25 FSMC(可配置的静态存储器控制器) 异步波形和定时器

图55至图58显示了异步的波形，表70至表73给出了相应的时序。这些表格中的结果是按照下述FSMC配置得到：

● 地址建立时间(AddressSetupTime) = 0

● 地址保持时间(AddressHoldTime) = 1 ● 数据建立时间(DataSetupTime) = 1 ● BusTurnAroundDuration = 0x0

在所有的时序表中，THCLK是HCLK时钟周期。

Page 125

图55. 异步非总线复用的SRAM/PSRAM/NOR读操作波形 1. 只适于模式2/B、C和D。在模式1，不使用FSMC_NADV。 表70. 异步非总线复用的SRAM/PSRAM/NOR读操作时序(1)(2) （略） 1. CL = 30 pF.

2. 由综合评估得出，不在生产中测试。

Page 126

1.英寸的数值是根据毫米的数据按照4位小数精度转换取整得到的。 2. L尺寸用以0.25mm为标度的标尺测量

Page 150

1. 图不是按照比例绘制。

1.英寸的数值是根据毫米的数据按照4位小数精度转换取整得到的。

Page 151

6.2 热特性

芯片的最大结温(TJmax)用摄氏温度表示，可用下面的公式计算：

TJ max = TA max + (PD max x ΘJA) 其中：

●TAmax是最大的环境温度，用°C表示，

●ΘJA 是封装中结到环境的热阻抗，用°C/W标示，

●PDmax是PINTmax和PI/Omax的和(PDmax = PINTmax + PI/Omax)，

●PINTmax是IDD和VDD的乘积，用瓦特(Watt)表示，是芯片的最大内部功耗。 PI/Omax是所有输出引脚的最大功率消耗：

PI/Omax = Σ(VOL x IOL) + Σ((VDD - VOH) x IOH)，考虑在应用中I/O上低电平和高电平的实际的VOL/IOL和VOH/IOH。 表91. 封装的热特性（略）

参考文档

JESD51-2 集成电路热测量环境条件 – 自然对流(空气静止)。

Page 152

7 订货代码

表92 订货代码信息图示

1. 只有WLCSP封装才有66脚的。

关于更多的选项列表(速度、封装等)和其他相关信息，请与邻近的ST销售处联络。

Page 153

附录A 应用程序框图

A.1 对比不同封装的主要应用 表93给出了每种封装配置的例子

Page 154

A.2 调压器关闭的应用例子

Page 155

A.3 USB OTG 全速（FS）接口的解决方案

Page 156

图88. OTG FS（全速）带内部PHY连接双重角色

Page 157

A.4 USB OTG 高速(HS)接口解决方案

Page 158

A.5 完整的音频播放器解决方案

Page 159

图92. 使用PLL，PLLI2S，USB和一个晶振的音频播放器解决方案

Page 160

图94. 主时钟(MCK)用于驱动外部音频DAC。

Page 161

A.6 以太网接口解决方案

Page 162

图98. 带25MHz晶振和带PLL的PHY

Page 163

8. 修订历史

Page 164~173

表94. 文档修订历史

请仔细阅读：（略）

Page 174

本文来源：https://www.bwwdw.com/article/45ht.html