计算机组成原理题库-第5章题库

第5章题库

1 某机字长32位，存储容量为 1MB，若按字编址，它的寻址范围是( )。

A．0—(1M-1) B．0—1MB C．0—(256K-1) D．0—256KB

A． 高速芯片 B． 两套相互独立的读写电路 C． 流水技术 D． 新型器件

3 在下列几种存储器中，CPU可直接访问的是（ ）。

A. 主存储器 B. 磁盘 C. 磁带 D. 光盘

4 在主存和CPU之间增加cache存储器的目的是( )。

A. 增加内存容量 B. 提高内存的可靠性

C. 解决CPU与内存之间的速度匹配问题 D.增加内存容量，同时加快存取速度

5 SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为( )。

A．64，16 B．16，16 C．64，8 D．16，64。

6 采用虚拟存贮器的主要目的是( )。

A． 扩大主存贮器的存贮空间，并能进行自动管理和调度 B． 提高主存贮器的存取速度 C． 提高外存贮器的存取速度 D． 扩大外存贮器的存贮空间

7 双端口存储器在( )情况下会发生读/写冲突。

A. 左端口与右端口的地址码不同 B. 左、右端口的地址码相同

C. 左、右端口的数据码相同 D. 左、右端口的数据码不同

8 计算机系统中的存贮器系统是指( )。 A RAM存贮器 B ROM存贮器 C 主存贮器

D 主存贮器和外存贮器

2 双端口存储器所以能高速进行读 / 写，是因为采用( )。

9 某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是( )。 A 0—4MB B 0—2MB C 0—(2M-1) D 0—(1M-1)

10 某一SRAM芯片，采用地址线与数据线分离的方式，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是( )。

A 23 B 25 C 50 D 19

11 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最 高的是( )。

A DRAM B SRAM C FLASH ROM D EPROM

12 计算机中的三级存储器结构指的是（ ）

A 寄存器、Cache和辅存 B 寄存器、主存和辅存 C Cache、主存和辅存 D 寄存器、Cache和辅存

13 在下列计算机的存储部件中，CPU不能直接访问的是（ ） A 主存储器 B 辅助存储器 C 寄存器 D Cache 14 存储器是计算机的记忆设备，它主要用来（ ）

A 存放程序 B 存放数据 C 存放程序和数据 D 存放微程序

15 计算机系统中，广义的存储系统包括：寄存器、高速缓存器、主存储器和外存储器，其存取速度由高到低是（ ）

A 寄存器、Cache、主存储器、外存储器 B Cache、寄存器、主存储器、外存储器 C 主存储器、寄存器、Cache、外存储器 D 外存储器、主存储器、Cache、寄存器 16 设有1个1M×16bit的静态RAM芯片，该芯片引脚中地址线和数据线的数目之和为（ ） A 17 B 29 C 36 D 32

17 用1K×8位的存储芯片来组成1M×16位的存储器，需要进行（ ） A 字扩展 B 位扩展 C 字扩展和位扩展 D 不需要扩展

18 U盘是现代计算机常用的一种移动存储设备，按存储介质分类，它属于（ ） A. 半导体存储器 B. 磁表面存储器 C. 磁芯存储器 D. 光盘存储器

19 存储速度可由存取时间和存取周期来表示，两者的关系是（ ） A. 存取时间等于存取周期 B. 存取时间小于存取周期 C. 存取时间大于存取周期 D. 无法判定 20 动态RAM的刷新是以（ ）为单位进行的

A. 存储单元 B. 行 C. 列 D. 存储矩阵

21 RAM芯片字扩展时可以（ ）

A. 增加存储器字长 B. 增加存储单元数量 C. 提高存储器的速度 D. 降低存储器的平均价格

22 某机器字长16位，内存按字节编址，地址从A4000H到CBFFFH，共有（ ）个字节

A. 80K B. 96K C. 160K D.320K

23 某机器字长16位，内存按字编址，地址从A4000H到CBFFFH，共有（ ）个字节 A. 80K B. 96K C. 160K D.320K

24 容量为64块的Cache采用组相联方式映射，每4块为一组，若主存容量为4096块，则主存区号（用于Cache是否命中的比较的位数）为（ ）位 A. 6 B. 8 C. 12 D. 以上都不是

25 容量为64块的Cache采用直接映射，若主存容量为4096块，则主存区号（用于Cache是否命中的比较的位数）为（ ）位

A. 6 B. 8 C. 12 D. 以上都不是

26 容量为64块的Cache采用全相联，若主存容量为4096块，则主存区号（用于Cache是否命中的比较的位数）为（ ）位

A. 6 B. 8 C. 12 D. 以上都不是

27 若内存按字节编址，用存储容量为32K×8比特的存储器芯片构成地址编号A0000H至DFFFFH的内存空间，则至少需要（ ）片内存芯片 A. 4 B. 6 C. 8 D. 10

28 若内存地址区间为4000H-43FFH，每个存储单元可存储16位二进制数，该内存区域由4片相同容量的存储器芯片通过字扩展构成，则该存储芯片的规格为（ ） A. 512×16bit B. 256×8bit C. 256×16bit D. 1024×8bit

29 若内存地址区间为4000H-43FFH，按字节编址，该内存区域由4片相同容量的存储器芯片通过字扩展构成，则该存储芯片的规格为（ ）

A. 512×16bit B. 256×8bit C. 256×16bit D. 1024×8bit

30 Cache用于存放主存数据的部分拷贝，存储单元地址与Cache单元地址之间的转换方式由（ ）完成

A. 硬件 B. 软件 C. 用户 D. 程序员

二、 理解计算题

1、提高CPU和内存的传送速度可用哪几种途经？

2 某机器中，配有四个16K×8bit的RAM芯片（编号1号到4号），CPU地址线16根，数据线8根，读写控制R/W(R/W=1为读控制，R/W=0为写控制)。每个RAM芯片有2个控制端：当 /CS有效时，该片选中；当 /WE =1时执行读操作，当 /WE =0 时执行写操作。用顺序存储方式画出此CPU与上述RAM芯片的连接图，并简述顺序存储相比交叉存储的优劣势。

3 某机器中，配有四个16K×8bit的RAM芯片（编号1号到4号），CPU地址线16根，数据线8根，读写控制R/W(R/W=1为读控制，R/W=0为写控制)。每个RAM芯片有2个控制端：当 /CS有效时，该片选中；当 /WE =1时执行读操作，当 /WE =0 时执行写操作。用交叉存储方式画出此CPU与上述RAM芯片的连接图，并简述交叉存储相比顺序存储的优劣势。

4、某动态内存具有1024个记忆单元（32×32的存储矩阵）的存储芯片进行刷新，刷新是按行进行的，要求每行在2ms以内必须刷新一次，内存的存取周期为500ns（0.5?s），画出三种内存刷新方式的示意图，并比较各自特点。

5、某机器采用模4交叉存储，今执行一小段循环程序(每条都是访问内存型指令，如MOV [11h],R1等)，此程序放在存储器的连续地址单元中,且首地址为0000H。假设每条指令的执行时间相等（无流水线），均为TE，访问内存的时间由写地址时间和内存读写时间组成，写地址的时间是TA，内存数据读写到总线上的时间是TD，译码器译码时间忽略，计算下面两种情况程序执行时间（用TE、TA、TD表达）。

（1）循环程序由5条指令组成，重复执行80次。 （2）循环程序由8条指令组成，重复执行50次。

（3）若TE=TA=TD=1CPU周期，程序（2）相比程序（1）减少多少CPU周期。

6 若FPM(快速页模式)RAM具有相同的RAS（行地址选择）和CAS（列地址选择）时间，均为2T，内存数据数据传输时间为4T，内存规格为2048×1024×8Bit，若从首地址开始，连续访问100KB数据，计算FPM内存的完成时间（只需写出表达式，不要求计算结果）。

7 若CDRAM（带缓存的RAM）具有相同的RAS（行地址选择）和CAS（列地址选择）时间，均为2T，Cache容量为1024×8Bit，内存规格为2048×1024×8Bit，内存数据传输时间为4T，Cache数据传输时间为1T，Cache数据块传输时间为50T，若从首地址开始，连续访问1MB数据，计算CDRAM内存的完成时间（只需写出表达式，不要求计算结果）。

8 假定由若干个2K×8位的芯片按顺序存储组成8K×16位存储器，则地址为0A2FH所在芯片的寻址范围是？

9 设cache有1、2、3、4共4个块，a、b、c、d等为主存中的块,访问顺序依次如下：a、b、c、d、b、b、c、c、d、d、a ,下次若要再访问e块。简述采用LFU和LRU算法的策略和实现方法，并给出两种方法的具体替换过程和替换的结果。

10 CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的命中率、平均访问时间和效率。

第5章题库答案

1 C, 一个字4B，1MB/4B=256K 2 B 3. A 4 C 5 B 6 A 7 B 8 D 9 C

10 D, 512个地址单元需要9根地址线，8位数据需要8根数据线，另外再加上芯片片选线和读写控制线，共19根。 11 B 12 C 13 B 14 C 15 A 16 C 17 C 18 A 19 B 20 B 21 B

22 C, 按字节编址，因此一个地址为1个字节，由地址范围可计算出共有CBFFFH-A4000H+1=28000H=2*16^4+8*16^3=2*2^16+8*2^12=(2*2^6+8*2^2)*2^10=160K 23 D，因为按字编址，一个地址为2个字节，因此为160K×2=320K

24 B， 组相联，由于4块一组，共有64/4=16组，则主存块数/16组后的块数地址用于比较，有4096/16=2^12/2^4=2^8，故需要8位

25 A，直接映射，则主存块数/Cache块数后的块地址用于比较，4096/64=2^6，故6位 26 C，全相联，则主存块数直接比较，4096=2^12，故12位

27 C 有效地址计算：DFFFF-A0000+1=40000H=4*16^4=4*2^16=2^18=2^8*2^10=256K，则需要片数=256K*8bit(字节编址)/(32K*8bit)=8

28 C， 有效地址：43FFH-4000H+1=400H=4*16^2=4*2^8=2^10=1K；则每片的地址为1K/4=256， 由于每个地址存16位数据，故256*16bit 29 B, 按字节编址 30 A

二、理解计算题

1、提高CPU和内存的传送速度可用哪几种途经？

1.提高工艺，提升内存颗粒本身的性能，缩短存储器的读写时间 2.加长存储器的字长（位扩展）

3.采用空间并行技术，即采用并行操作的双端口存储器

4.采用时间并行技术，即采用多模块交叉存储器（流水线技术）； 5.在CPU和内存之间，加入高速缓冲存储器（cache技术）；

6.快速页模式，加入页概念，同页内的操作不用更新地址，减少地址传输次数。

2 某机器中，配有四个16K×8bit的RAM芯片（编号1号到4号），CPU地址线16根，数据线8根，读写控制R/W(R/W=1为读控制，R/W=0为写控制)。每个RAM芯片有2个控制端：当 /CS有效时，该片选中；当 /WE =1时执行读操作，当 /WE =0 时执行写操作。用顺序存储方式画出此CPU与上述RAM芯片的连接图，并简述顺序存储相比交叉存储的优劣势。

A13～A0A15A14CPU0R/WD7～D0Y1__CSY02-4译码器Y2B0____CSA13～A01#___WED7～D0__CSA13～A02#___WED7～D0__CSA13～A03#___WED7～D0__CSA13～A04#___WED7～D0B1Y3____...顺序存储

顺序存储劣势：根据程序局部性原理，对连续地址的内存访问，顺序存储集中在一片RAM上工作，由于RAM存储相对CPU要慢，不利于流水线并行处理，而交叉存储对于连续地址的内存访问，分到不同的RAM块上，使得各RAM能并行工作，易于流水线操作，从而在整体上提高了内存访问性能。

顺序存储优势：内存扩展相比交叉存储要容易；期中一块内存损坏，不影响其它内存工作。

3、某机器中，配有四个16K×8bit的RAM芯片（编号1号到4号），CPU地址线16根，数据线8根，读写控制R/W(R/W=1为读控制，R/W=0为写控制)。每个RAM芯片有2个控制端：当 /CS有效时，该片选中；当 /WE =1时执行读操作，当 /WE =0 时执行写操作。用交叉存储方式画出此CPU与上述RAM芯片的连接图，并简述交叉存储相比顺序存储的优劣势。

A15～A2A1A0B1Y3__B0Y1__Y2____CSA13～A01#___WED7～D0__CSA13～A02#___WED7～D0__CSA13～A03#___WED7～D0__CSA13～A04#___WED7～D0CSY02-4译码器0__CPUR/WD7～D0...交叉存储

交叉存储优势：根据程序局部性原理，对连续地址的内存访问，交叉存储时连续数据分布在不同的存储模块上，有利于流水线并行工作，相比顺序存储，可获取更高的带宽。 交叉存储劣势：拓扑结构事先固定，内存扩展相比顺序存储要难；其中一块内存损坏，会影响存储的连续性。

4、某动态内存具有1024个记忆单元（32×32的存储矩阵）的存储芯片进行刷新，刷新是按行进行的，要求每行在2ms以内必须刷新一次，内存的存取周期为500ns（0.5?s），画出三种内存刷新方式的示意图，并比较各自特点。

0 读写操作 1 … 3967 3968 刷新 … 3999 3968个周期（1984 μs） 刷新间隔（2 ms） 32个周期（16 μs） 集中刷新

集中刷新缺点：在集中刷新期间必须停止读写，这一段时间称为“死区”，而且存储容量越大，死区就越长。

分散刷新

分散刷新：这种刷新方式增加了系统的存取周期，如存储芯片的存取周期为0.5?s，则系统的存取周期应为1?s。即牺牲了内存性能。没有充分利用2ms只需刷新一次，在2ms内过多刷新。 … 刷新 刷新 刷新 读写 读写 读写 62μs 0.5μs 62.5μs 62.5μs 刷新间隔（2 ms）

异步刷新

异步刷新：异步刷新方式虽然也有死区，但比集中刷新方式的死区小得多，仅为0.5?s。这样可以避免使CPU连续等待过长的时间，而且减少了没必要的刷新次数，是比较实用的一种刷新方式。

5、某机器采用模4交叉存储，今执行一小段循环程序，此程序放在存储器的连续地址单元中,且首地址为0000H。假设每条指令的执行时间相等（无流水线），均为TE，访问内存的时间由写地址时间和内存读写时间组成，写地址的时间是TA，内存数据读写到总线上的时间是TD，译码器译码时间忽略，计算下面两种情况程序执行时间（用TE、TA、TD表达）。

周期0 读写 刷新 周期1 读写 刷新 … 周期31 读写 刷新 刷新间隔（32 μs）

（1）循环程序由5条指令组成，重复执行80次。 （2）循环程序由8条指令组成，重复执行50次。

（3）若TE=TA=TD=1CPU周期，程序（2）相比程序（1）减少多少CPU周期。

（1）5条指令需取2次地址，总共运行时间：(2TA+5TD+5TE)×80=400(TD+TE)+160TA （2）8条指令需取2次地址，总共运行时间：(2TA+8TD+8TE)×50=400(TD+TE)+100TA 程序（2）比程序（1）减少了60个CPU周期

6. 换页次数：100K/1024=100 换页时间：2T×100=200T

页内访问时间：2T（列地址）+4T（访问周期）=6T 总共时间：200T+6T×100K

7. 换页次数：1M/1024=1K 换页时间：2T×1K=2KT

装入Cache时间：50T×1K=50KT

总共时间：2KT+50KT+（2T+1T）×1M

8. 2K×8位芯片构成的寻址：000 0000 0000～111 1111 1111 0A2FH= 0000 1010 0010 1111

8K×16位的最大寻址：1 1111 1111 1111；对应到2K芯片，由第13、12位进行译码， 因此0A2FH对应的芯片寻址范围：0 1000 0000 0000～0 1111 1111 1111

填充成完整的16位为：0000 1000 0000 0000～0000 1111 1111 1111，即0800H～0FFFH 9

LFU 策略：替换掉使用频率最少的块。

实现：每个块一个计数器，命中块的计数器自增1，其他块计数器保持不变，替换时选计数器最小值的块进行替换（使用次数最少）。

LRU策略：替换最近最少使用的块。

实现：每个块一个计数器，命中块对其计数器清零，并对其他块计数器自增1，替换时选最大值替换（最近使用次数最少，计数器没有清零，所以LRU为计数值最大者）。

具体过程如下：

LFU(最不经常使用） LRU（最近最少使用） 说明 块1 块2 块3 块4 说明 块1 块2 块3 块4 a a进入 1 0 0 0 a进入 0 1 1 1 b b进入 c c进入 d d进入 b 命中 1 1 1 1 1 1 1 2 0 1 1 1 0 b进入 1 0 1 c进入 命中 2 4 1 d进入 3 0 1 2 0 2 0 1 2 2 3 0 1 b 命中 c 命中 c 命中 d 命中 d 命中 a 命中 e 替换a 1 1 1 1 1 2 1 3 3 3 3 3 3 3 1 2 3 3 3 3 3 1 1 1 2 3 3 命中 命中 命中 命中 命中 命中 5 6 7 8 9 0 0 1 2 3 4 5 0 3 0 0 1 2 3 4 2 3 4 0 0 1 2 3 替换b 1

10 命中率h=Nc/（Nc+Nm）=1900/(1900+100)=0.95=95% 平均访问时间 ta=h*tc+(1-h)*tm=60ns 效率 e=tc/ta=83.3%

本文来源：https://www.bwwdw.com/article/43dw.html