掺硼p_Si外延层厚度的测试方法

更新时间:2023-08-15 20:34:01 阅读量: 教学研究 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

封装、测试与设备

Package,TestandEquipment

doi:1013969/j1issn110032353x12009107118

掺硼p+2Si外延层厚度的测试方法

刘春香,佟丽英

(中国电子科技集团公司第四十六研究所,天津300220)

摘要:给出了一种掺硼p+2Si外延层厚度的测试方法。该方法是根据Si在KOH溶液中呈现

的腐蚀特性而衍生出来的。Si在KOH溶液中的腐蚀速率与Si的掺杂浓度有关,当掺杂浓度超过5×1019cm-3时,腐蚀速率很小,利用这一现象可以测量p+/p结构中p+层的厚度。详细分析了该方法的原理及使用范围,并对测试系统的组成、样品的制备过程和测试方式及测试结果做了说明和分析。该测试方法与磨角染色法相比具有简单易行的特点,该方法可以作为外延工艺的检测手段,以加强对外延过程的监控。

关键词:测试方法;p+2Si外延层;腐蚀速率;掺杂浓度;掺硼中图分类号:TN3041054  文献标识码:A  :)0720689203

MethodforMeasuringLayer

Liying

(46,CETC,Tianjin300220,China)

AbstractbasedontheetchingpropertyofSiintheKOHsolutionforp+2Siepitaxiallayerthicknessmeasuringwasdiscussed.EtchingrateofSiintheKOHsolutionchangeswithdopingconcentration,whendopingconcentrationisexceed5×1019cm-3,etchingrateisverysmall.Thisphenomenoncanbeusedformeasuringthethicknessofp+layerofp+/pstructure.Theprincipleandworkingrangeofthismethodwereanalyzed,andthestructureofthemeasuringsystem,theprocessofsamplepreparationandtestingmethodsandthetestresultswereanalyzed.Thetestmethodhasfeatureofeasyoperationcomparedwiththegrindinganglestainingmethod.Itcanbeusedtotestepitaxialprocessformonitoringandcontrolling.

Keywords:measuringmethod;p+2Siepitaxiallayer;etchingrate;dopingconcentration;B2dopedEEACC:0520

0 引言

Si外延层厚度的测量方法有多种,主要包括称

重法、层错法、磨角染色法、解理法和红外干涉

法。这些方法各具特点与适用范围,例如,采用红外干射法进行测量时,要求衬底表面对入射光具有足够的反射能力。半导体材料对红外光的反射能力与掺杂浓度有关,通常轻掺杂的反射能力差。因此,为了得到足够的反射能力,衬底的电阻率要低于外延层的电阻率,即样品应为p/p+或n/n+结构;采用层错法测量时,要求外延层中存在着发育完整的堆垛层错;对于磨角染色法则要求外延层与衬底的导电类型不同或两种电阻率至少相差一个数量级[1],该方法的样品制备比较繁琐。

July 2009

随着MEMS技术的发展和应用范围的扩大,利用外延方法在高阻Si衬底上生长一层低阻薄膜,再根据Si的各向异性腐蚀特性和自停止腐蚀效应腐蚀出所需的微结构已成为制备各类传感器的手段。所以p+/p结构的p+层厚度的测量显得尤为重要。现有的外延层厚度测试方法,只有磨角染色法适用于p+/p结构[2],而该方法的制样过程及测试过程比较复杂,所以找出一种简单易行的测量p+外延层厚度的测试方法对于MEMS器件的制作非常重要。

1 方法原理

研究表明,Si在KOH腐蚀液中呈各向异性腐蚀特性,即不同的晶面具有不同的腐蚀速率[3]。腐

SemiconductorTechnologyVol134No17 689 

刘春香 等:掺硼p+2Si外延层厚度的测试方法

蚀速率与腐蚀液成分、Si的掺杂浓度有关,图1给出了在不同浓度的KOH腐蚀液中,<100>晶向Si的腐蚀速率与B浓度的关系。对于<110>晶向的Si,它在腐蚀液中的腐蚀速率与掺杂浓度的关系与<100>晶向Si的类似[4]

2 测试仪器

金相显微镜:带有刻度的目镜10×,物镜5~50×。

载片块:可以承载测试样品。

3 样品的制备

(1)试验中使用的样品为p+/p结构的外延片,

即在P<100>、电阻率为2~5Ω cm的Si衬底上外延5~10μm厚的掺B外延层,B的掺杂浓度不小于1020cm-3(相应的电阻率不大于01001Ω cm)。

(2)平行于主参考面方向,将Si外延片解理成长方形的小条,40mm×10mm。测,其结晶学方向为<(80~90℃、浓度40%的KOH溶液中腐蚀,腐蚀30s后将样

图1 KOH腐蚀液中<100>Si的关系Fig11 RelationofSi<100由图1,腐蚀速率R与B掺杂浓度

NB的关系分为两个区:恒定腐蚀速率区和快速下

降区。本文将恒定腐蚀速率区渐近线与快速下降区渐近线的交点所对应的浓度定义为N0。在掺杂浓度低于N0时,腐蚀速率R与B掺杂浓度无关,为一恒定值Ri,大于N0时,腐蚀速率与B浓度NB的4次方成反比,也就是说KOH对Si的腐蚀在掺

杂浓度超过N0(约为5×1019cm-3)时腐蚀速率很小,轻掺杂Si与重掺杂Si的腐蚀速率之比高达数百倍,可以认为KOH溶液对重掺杂Si不腐蚀即自停止腐蚀。本文所提出的p+2Si外延层厚度的测试方法就是基于这一效应。

该方法的样品制备与磨角染色法的样品制备相比,具有简单易行、可操作性强的优点。测量前对已解理成条状的样品用各向异性腐蚀剂KOH进行腐蚀。如果外延层的掺杂浓度超过5×10cm

19

-3

品取出用水冲洗干净,在显微镜下观察外延层与衬

底的分界线是否清晰,如果观察不到分界线或分界线模糊,则可将样品在腐蚀液中继续腐蚀,直到在显微镜下可以观察到外延层与衬底的分界线(通常腐蚀30s后即可出现清晰的分界线)。

(4)用水将样品冲洗干净。

4 测试过程

(1)将待测样品与载片块贴在一起放到金相显微镜的载物台上,样品断面垂直于物镜。图2(a)

给出了样品断面腐蚀前正面观察示意图。图2(b)给出样品断面腐蚀后侧面观察示意图

(a)

样品断面正面观察示意图

,

则腐蚀液只腐蚀衬底而不腐蚀外延层,这样在条状样品的截面会出现一个台阶,在显微镜下观测台阶的宽度即可得到外延层的厚度。

在对样品进行测量时,将条状样品的截面与显微镜的物镜垂直,通过调整显微镜就可以观察到外延层与衬底的分界线,因此就可以测量出外延层的厚度。

半导体技术第34卷第7期690  

(b)样品断面腐蚀后侧面观察示意图

图2 样品断面观察示意图

Fig12 Schematicofsamplesection

(2)调节金相显微镜,直到目镜中出现如图3

2009年7月

刘春香 等:掺硼p+2Si外延层厚度的测试方法

所示的外延层与衬底的界面

6 结论

与磨角染色法相比,本文所提出的p+2Si外延层

厚度的测量方法简单易行,可以测量p+/p结构的外延层厚度,且该方法具有一定的准确度。该方法可以作为外延工艺的检测手段,以加强对外延过程的监控;并且该方法仅适用于高浓度掺杂的p型外延层厚度的测量,B掺杂的浓度不小于5×1019cm-3。参考文献:

[1]《国内外半导体材料标准汇编》编委会.国内外半导体材

图3 外延层与衬底界面图

Fig13 Interfacebetweenepitaxiallayerandsubstrate

(3)转动金相显微镜测微尺中的标线,直到目

镜中的标线与外延层的一边重合,此时将显示表读数复位。

(4)再次转动金相显微镜测微尺中的标线,直到目镜中的标线与外延层的另外一边重合,此时显示表上的读数即为外延层的厚度。

料标准汇编[S].北京:中国标准出版社,2004:5472554.

[2]《电子工业生产技术手册》.电子工业生产技术手

册:S].:国防工业出版社,

304.

].[M].北京:化学工业

5 结果分析

量。结果表明,1表1 不同测量方法测得的外延层厚度结果对比

Tab11 Measuredresultcomparisonwithdifferentmethods

样品号

(磨角染色法)d1/μm(本方法)d2/μm

151815112

271928121

371657120

481328190

541935115

:1192124.

]刘玉岭,檀柏梅.微电子技术工程[M].北京:电子工业

出版社,2004:1332205.

(收稿日期:2009201216

)

作者简介:

),女,天津塘沽人,高级工刘春香(1960—

程师,1982年毕业于天津大学电子工程系半导体器件与物理专业,获工学学士学位,长期从事半导体材料加工和测试分析工作,已发表论文数篇;

从表1可以看出,采用该方法进行外延层厚度测量时,测量结果与采用磨角染色法测量的外延层厚度的结果比较吻合。

在样品腐蚀过程中,由于样品的断面为<110>晶向,因此,衬底层断面的腐蚀速率很快,通常在较短的时间内即腐蚀出台阶。

),女,天津宝坻人,高级工程师,1987年毕业于天佟丽英(1966—

津大学电子工程系半导体器件与物理专业,获工学学士学位,主要研究方向为半导体材料的加工技术,已发表论文数篇。

我刊第10期技术专栏为“半导体检测与测试技

术”,欢迎大家踊跃投稿。

July 2009

SemiconductorTechnologyVol134No17 691 

本文来源:https://www.bwwdw.com/article/3soj.html

Top