宁大数字逻辑期末考试试题及答案

《数字逻辑》试题

一、 单项选择题（把答案填入答题栏内）：

1． 和二进制数(1100110111.001)等值的十六进制数学是( )。 (A)337.2 (B)637.2 (C)1467.1 (D)c37.4 2． 是8421BCD码的是（ ）

(A)1010 (B)0101 (C)1100 (D)1111 3．和二进制码1100对应的格雷码是（ ） (A)0011 (B)1100 (C)1010 (D)0101 4． 如右图，电路实现的逻辑功能F=（ ） (A)AB (B)0 (C)A+B (D)1

5． TTL电路中，高电平VH 的标称值是（ ） (A)0.3V (B)2.4V (C)3.6V (D)5V 6． 和逻辑式A?ABC 相等的式子是( ) (A)ABC (B)1+BC (C)A (D)A?BC

7． 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ） (A) 任何时候最多只能有一个电路处于三态，其余应处于工作态。 (B) 任何时候最多只能有一个电路处于工作态，其余应处于三态。 (C) 任何时候至少要有两个或三个以上电路处于工作态。 (D) 以上说法都不正确。 8． A+B+C+A+AB=（ ）

(A)A (B) A (C) 1 (D)A+B+C 9． 下列等式不成立的是（ ）

(A)A?AB?A?B (B)(A+B)(A+C)=A+BC (C) AB+AC+BC=AB+BC (D)AB?AB?AB?AB?1 10．F(A,B,C)?_____________________?m(0,1,2,3,4,5,6),则F?( )

____________(A)ABC (B)A+B+C (C)A?B?C (D) ABC

11． 欲对全班53个同学以二进制代码编码表示，最少需要二进制的位数是( ) (A)5 (B)6 (C)10 (D)53 12． 一块数据选择器有三个地址输入端，则它的数据输入端应有（ ）。 (A)3 (B)6 (C)8 (D)1

13．或非门构成的基本RS触发器，输入端SR的约束条件是（ ） (A)SR=0 (B)SR=1 (C)S?R?1 (D) S?R?0 14．

________8、在同步方式下，JK触发器的现态Qn?0,要使Qn?1?1,则应使( )

(A)J=K=0 (B)J=0，K=1 (C)J=1，K=X (D)J=0，K=X 15． 一个T触发器，在T=1时，来一个时钟脉冲后，则触发器( )。 (A)保持原态 (B)置0 (C) 置1 (D) 翻转 16．

在CP作用下，欲使D触发器具有Q

n__nn+1

=Q的功能，其D端应接（ ）

__n (A)1 (B) 0 (C) Q (D) Q17．

一片四位二进制译码器，它的输出函数有（ ）

(A)1个 (B)8个 (C) 10个 (D)16个

18．比较两个两位二进制数A=A1A0和B=B1B0，当A>B时输出F=1，则F的表达式是（ ）。

(A) F?A1B1 (B)F?A1A0?B1?B0 (C)F?A1B1?A1?B1A0B0 (D) F?A1B1?A0?B0

_______________________19．相同计数模的异步计数器和同步计数器相比，一般情况下（ ）

(A)驱动方程简单 (B)使用触发器的个数少 (C)工作速度快 (D)以上说法都不对 20．测得某逻辑门输入A、B和输出F的波形如下图，则F(A，B)的表达式是（ ） (A)F=AB (B)F=A+B (C)F?A?B (D)F?AB

A B F

21．Moore和Mealy型时序电路的本质区别是（ ）

(A)没有输入变量 (B) 当时的输出只和当时电路的状态有关，和当时的输入无关 (C)没有输出变量 (D) 当时的输出只和当时的输入有关，和当时的电路状态无关 22．n级触发器构成的环形计数器，其有效循环的状态数为（ ） (A)n个 (B)2n个 (C)2n-1个 (D) 2n个

23．ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可（ ）个字 (A)10 (B)10 (C) 2 (D)10

24． 74LS160十进制计数器它含有的触发器的个数是（ ） (A)1个 (B)2个 (C)4个 (D) 6个 25．组合型PLA是由（ ）构成

(A)与门阵列和或门阵列 (B)一个计数器 (C)一个或阵列 (D)一个寄存器 26．能将输出端直接相接完成线与的电路有（ ）

(A)TTL与门 (B)或门 (C)三态门 (D)三极管非门 27．TTL与非门的多余脚悬空等效于 (A)１ (B)０ (C)Ｖcc (D)Vee 28．下图中输出Ｆ＝A的电路是（ ）

(A)１ (B)２ (C)３ (D)４

29．以下哪一条不是消除竟争冒险的措施（ ）

(A)接入滤波电路 (B)利用触发器 (C)加入选通脉冲 (D)修改逻辑设计 30．主从触发器的触发方式是（ ）

(A)CP=1 (B)CP上升沿 (C)CP下降沿 (D)分两次处理

二、 判断题：

1．一个逻辑函数的对偶式只是将逻辑函数中的原变量换成反变量，反变量换成原变量。 （ ） 2．卡诺图方格中1所对应的最小项之和组成原函数。 （ ） 3．维持阻塞D触发器克服了空翻。 （ ） 4．双向移位寄存器电路中没有组合逻辑电路。 （ ） 5．集电极开路门有高电平、低电平、高阻等状态。 （ ） 6．锁存器是克服了空翻的寄存器。 （ ） 7．或非门组成的RS触发器的约束条件是RS=0。 （ ） 8．触发器的输出是现态函数。 （ ） 9．编码器可以构成函数发生器。 （ ） 10． 逻辑函数化简后的结果是唯一的。 （ ）

__2__104 三、 用卡诺图化简下面函数求出它的最简与或表达式。

F(A,B,C,D)??(0,2,8,9,10,11,12,14)??d(5,7,13,15)

四、 试分析如下电路。

五、分析下图，写出F的表达式，并用最少的与非门实现其功能。

ABACBC __________ABABC QDQCQBQA?0000____六、下图中设初态

，试分析该电路。

七、设计一个组合电路，用来判断输入的四位8421BCD码A，B，C，D当其值大于或等于5时，输出为1，反之输出为0。

八、试用边沿JK触发器和必要的逻辑门设计一个6进制计数器。

参考答案：

一、 单项选择题：

1 A 16 D 2 B 17 D 3 C 18 C 4 C 19 A 5 C 20 C 6 D 21 A 7 B 22 A 8 C 23 C 9 C 24 C 10 C 25 A 11 B 26 C 12 C 27 A 13 A 28 D 14 C 29 B 15 D 30 D 二、判断题：

1 × 2 √ 3 √ ____4 × 5 × 6 × 7 √ 8 √ 9 × 10 ×

三、F?A?BD

四、F?ABC或F＝A＋B＋C 五、F＝AC＋BC

六、十进制计数器（异步清零） 七、Y＝A＋BC＋BD 八、

____________＿＿＿＿＿＿＿＿QQQn?13n?12n?QQ?Q2Q1nn3__n1__n2?QQQ?QQ ?Q__n1__n3n1n2__n1n?11 图略

本文来源：https://www.bwwdw.com/article/3smv.html