简易逻辑分析仪

简易逻辑分析仪

摘要：本系统由4路数字信号发生器电路、数据采集电路、功能控制系统、显示电路四部分构成。4路数字信号发生器电路由单片机、按键等元器件组成，可以产生4路循环移位逻辑信号序列，并能设定、调节并显示预置值。数据采集电路由单片机控制，能够采集并存储输入的4路逻辑序列。功能控制系统由单片机构成，可以实现控制功能设定、触发字及触发模式显示等各项功能。示波器显示控制电路主要由单片机和电平移位及扫描电路组成，用于将单片机中的4路逻辑送入示波器显示。 一、 设计任务

1、基本要求

（1）制作数字信号发生器

能产生4路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz，并能够重复输出。逻辑信号序列示例如图2所示。 （2）制作简易逻辑分析仪

a．具有采集4路逻辑信号的功能，并可设置单级触发字。信号采集的触发条件为

各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集、存储。

b．能利用模拟示波器清晰稳定地显示所采集到的4路信号波形，并显示触发点位置。 c．4位输入电路的输入阻抗大于50kΩ，其逻辑信号门限电压可在0.25~4V范围内按

16级变化，以适应各种输入信号的逻辑电平。 d．每通道的存储深度为20bit。 2．发挥部分

（1）能在示波器上显示可移动的时间标志线，并采用LED或其它方式显示时间标志线

所对应时刻的4路输入信号逻辑状态。

（2）简易逻辑分析仪应具备3级逻辑状态分析触发功能，即当连续依次捕捉到设定的3

个触发字时，开始对被测信号进行一次采集、存储与显示，并显示触发点位置。3级触发字可任意设定（例如：在4路信号中指定连续依次捕捉到两路信号11、01、00作为三级触发状态字）。

（3）触发位置可调（即可选择显示触发前、后所保存的逻辑状态字数）。 （4）其它（如增加存储深度后分页显示等）

二、方案论证

简易逻辑分析仪系统包括四个部分：（1）8位数字信号发生器（2）数据采集电路（3）功能控制电路（4）显示电路。

2.1 4路数字信号发生器方案比较

本题要求能产生4可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz，并能够重复输出。这里有两种方案供选择： 方案一：采用中、小规模器件实现； 方案二：用单片机c8051f030来完成。

如果使用中、小规模器件，虽然不需要使用软件编程，但使用的芯片很多，不仅电路复杂，而且由于电路内部接口信号烦琐，中间关联多，抗干扰能力差。而单片机作为一个智能

化的可编程器件，可以通过软件完成相关功能。因此，我们采用方案二来完成4数字信号发生器电路。

2.2 功能控制系统方案比较

此系统实现控制简易逻辑分析仪的某些特殊功能。有两种方案： 方案一：用中小规模元件组成控制系统。 方案二：用单片机c8051f020完成。

如前所述，与中、小规模元件组成的控制系统相比，单片机有着先天的优势，不仅系统更加稳定，而且易于操作。 因此方案二更合理。

2.3 数据采集电路的实现方案比较。

方案1：用可编程逻辑器件FPGA来实现。

方案2：用单片C8051f020机完成数据采集及存储。 由于题目要求采集的是100Hz的低频时钟序列，用普通单片机可以轻松实现，采用FPGA有点大材小用，所以不需要使用复杂的FPGA系统。所以，我们使用方案二实现数据采集电路。

2.4、显示系统方案比较

方案一：使用FPGA完成控制；

方案二：用单片机c8051f020实现控制。

本题要求在示波器上清晰稳定地显示信号序列，由于是4路显示，要求不是太高，我们选用单片机就可以实现。因此，这里选用方案二。 最终确定系统框图如图1所示：

图 1系统总体原理框图

三、系统硬件电路

本系统要求4位输入电路的输入阻抗大于50kΩ，其逻辑信号门限电压可在0.25~4V范围内按16级变化，以适应各种输入信号的逻辑电平。 所以使用C8051f020设定触发字，由于单片机引脚输出电压最大为3.3V，要达到0.25V~4.0V就需要一个放大作为基准，且系统设计输入电阻要大于50KΩ，所以做了一个电压跟随器。然后从0.25V～4.0V之间的16个等级选出一级送到LM393运放比较器，作为不同逻辑电平转换的参考电压。电路原理图为图2

VCC8J41R11K312LF353R2VCC1KVEEU5A4VCC88J51CON1CON132LF353U1A12LF3533U2A1R31KJ71CON144VEE 图 2 门限电压比较电路原理图 四、系统软件设计 4.1 数字信号发生器设计 依据题目要求，要产生100Hz循环移位逻辑信号序列，需要给C8051f030定时器0设定10ms中断，利用中断程序来实现这个目的。电路中使用了两个按键分别控制序列的高4位和低4位。用单片机上的LED数码管显示预设值的情况。软件流程图如图4-1所示： 主程序 定时器T0中断（10ms） 开始开始开定时器0中断否将信号值循环移位输出是否有按键？是结束预置信号序列结束 图4-1 信号发生软件流程 4.2 简易逻辑分析仪设计 采用8051f020来采集数据，对每路信号进行20位深度的存储。为了将4路TTL逻辑电平清晰稳定地显示在逻辑示波器上，首先需要将4路信号分别移位到不同的电平等级上。我们采用C8905f020单片机DA将各路逻辑电平输出的高低电平进行分级，在示波器上通过读取不同的低电平线来区分各路信号。其软件流程图如图 其具体流程图如图4-2所示： 234开始定时器0开中断触发方式选择按键=9单级触发设置触发字信号值是否等于触发字？按键=14 三级触发设置3级触发状态字开始采集。每通道采集20bit定时器3溢出启动DA转换否是否有显示按键？有显示结束 图4-2

五、系统测试与结果分析

5.1 测试仪器

表5-1 测试仪器 序号 1 2

仪器 模拟示波器 数控式线性直流稳压电源

5.2 系统测试

5.2.1数字信号发生器测试结果

在单片机C8051f330数码管上设置的数为4，4路循环移位逻辑信号序列波形显示结果如图5-1

型号 MOS-620B LPS-305

01000100100010000001000100100010

图5-1 4路数字信号发生显示

4.2.2简易逻辑分析仪测试结果

当输入字为4时，即序列按0100序列循环输入时，调试结果如下：

1、单级触发字调试：当按按键9时，即选择单级触发，此时设置触发字为4时，对被测信号的采集显示结果如下图4-2所示：

图5-2 单级触发字显示

2、三级逻辑状态分析触发功能测试：当按按键14时，即选择三级触发，当连续输入触发字为4、2、1时，对被测信号的采集显示结果同图4-2。

3、时间标志线的显示：通过按键12来调节时间标志线的位置，当显示为1的时候即时间标志线在5ms处，由于扫描速度快，所以标志线的显示不是很清楚，当输入值为5，即时间标志线在15ms时，此时的波形显示如图4-3所示：

图5-3 时间轴标志线显示

此时LED所对应的4路逻辑状态为0010，与显示波形一致。 4、逻辑信号门限电压可在0.25~4V范围内按16级变化，将逻辑信号门限电压和输入信号电压通过比较器比较以后小于逻辑信号门限电压的输出为0V的低电平，高于逻辑信号门限电压的输出为5V的高电平。

五、总结

本设计通过单片机C8051f330产生信号，然后通过单片机C8051f020进行数据的采集及20位的存储，当预设的序列和触发序列匹配时开始数据的采集和存储，并设有三级触发，触发位置可通过按键调节。将时间标志线上的逻辑序状态用LED显示出来并在示波器上显示各路信号，通过区分不同的高低电平来区分各路信号，将示波器上时间轴线上显示的逻辑电平和LED显示的结果比较，验证结果是否正确。通过最后的验证，本实验基本实现了系统要求的各项任务。

本文来源：https://www.bwwdw.com/article/3pdd.html