TI DSP TMS320C66x学习笔记之通用并行端口uPP

TI DSP TMS320C66x学习笔记之通用并行端口uPP

这是翻译TI官方文档《KeyStone Architecture Universal Parallel Port (uPP)》SPRUHG9有关通用并行端口uPP的内容（除寄存器部分），寄存器部分大家可以自己看，现在手头上正在做uPP与FPGA的图像数据通信。等程序调通了，会贴出部分来分享一下开发与调试经验。

转载请注明出处：http://blog.csdn.net/hw5226349/1.1 外设的功能 通用并行端口外设（uPP）是一种专用数据线和最小的控制信号的多通道高速并行接口。设计用于每通道高达16bits数据宽度的ADCs、DACs传输，也可以用于FPAG和其他uPP外设。它可以工作在接收模式下，发射模式，或双工模式，其中，在它的各个通道操作相反的方向的传输。1.2 功能 UPP外设提供一个高速并行数据总线的几个重要特点： ·两个独立的通道带独立的数据总线 ·通道可在相同或相反的方向同时工作

·I / O速度高达75 MHz的每个通道8-16位数据宽度 ·内部DMA - 离开CPU EDMA免费

·简单的协议与几个控制引脚（配置：2-4每通道） ·单和双数据速率（使用一个或时钟信号的两个边） ·双倍数据速率规定的37.5 MHz的最大时钟速度 ·多种数据打包格式9-15位数据宽度 ·数据交错

模式（单信道只）

请注意，图1-1显示了一个特定的配置：通道A接收通道B传输。但是，每个信道可以操作在任何一个方向。 单通道接收模式 单通道发送模式

数字回环模式（用于自测）

数据交叉单通道发送模式图1-2，图1-3，图1-4，图通过UPP周边的各种配置1-5显示了简化的数据路径。注意，这些图是示例，并不代表所有可能的配置。

2.1 时钟产生与控制 uPP外设使用两个单独的时钟：模块时钟（控制其内部逻辑），以及运行在发送模式或者接口通道的发送时钟。这些时钟都是可配置的。不管是模块时钟，还是发送时钟都能可以比二分之一的设备CPU时钟速度更快。请参见特定器件的数据手册，了解更多信息。各通道的时钟引脚，I / O时钟，独立地得到根据它的操作方向。 2.1.1 发送模式（单倍速率） I/O时钟计算公式：

固定除数限制了I / O时钟，最大速度是四分之一设备CPU时钟速度。 2.1.2 接收模式（单倍速率）该通道需要一个外部时钟来驱动它的时钟引脚。输入时钟不可分频，其最大允许速度为四分之一（?）CPU的时钟速度。 2.1.3 双倍速率 UPP外设支持两个I / O的时钟方

案： ·SDR - 单数据率 ·DDR - 双倍数据速率 SDR时钟数据来自于I/O时钟的DATA引脚产生的上升沿或下降沿。 DDR，数据的时序来自于I / O时钟的上升和下降沿。然而，DDR模式用于发送和接收模式 ，规定了最低时钟是（?）CPU时钟 。操作速度传输模式在每个数据速率的各种因子列于表2-1。在接收模式下，一个通道的I / O时钟由外部源产生的，但以相同的速度规定范围。 2.2 信号描述 每个UPP通道都有自己的一套控制和数据信号。表2-2列出每一个信号，并简要介绍了它们的功能。信号名称与设备略有不同。用于精确信号名称的设备特定数据手册。2.5节阐述了uPP协议。

注意，DATA和XDATA引脚不是专用对单个I / O通道在相同的方式作为控制信号。由于实际原因，UPP数据引脚信道分配不是静态的。相反，使用由每个I / O信道的数据引脚（A，B）取决于UPP外设的操作模式。 表2-3总结了DATA和XDATA引脚分配给每个信道的各种操作模式，以及有关的寄存器的设置。有关这些引脚的更多信息，请参阅设备的数据手册。

2.3 引脚复用 丰富的引脚复用是用来适应最大数量的外围功能的最小可能的封装。引脚复用是控制在设备复位和软件可编程寄存器设置的硬件配置相结合。如何确定引脚复用影响UPP周围，看到具体器件的数据手册。 2.4 内

部DMA控制器描述 UPP外设包括一个内部的DMA控制器独立于任何设备的DMA，如EDMA。内部DMA控制器由两个DMA通道，I和Q，在所有工作模式下 ，移动数据to/from uPP的外设接口（I/O）的通道 。本节介绍了如何程序内部的DMA通道。 2.4.1 DMA编程概念 uPP内部的DMA控制器使用类似的EDMA进行2D传输的简化编程模型。 (See the KeyStone Architecture

CommunicationsInfrastructure Digital Processor Enhanced Direct Memory Access (EDMA3) Controller User's Guide (SPRUGS5) for more information). 。每个DMA通道可以用四个参数进行配置：窗口地址，字节数，行数和行偏移地址。图2-3显示了这些参数定义的典型DMA窗口。 ·窗口地址Window Address(UPxD0.ADDR)–在数据缓冲区中的第一个字节的内存地址。当uPP工作在接收模式中，DMA通道开始从这个地址 “写”并从uPP I/O通道需要输入的数据。当uPP工作在发射模式中，DMA通道开始从这个地址“读”并将数据传递到UPP I/O通道。窗口的地址可以驻留在任何可用的存储空间（包括EMIF），但它必须与一个64位的边界（即，低3位必须为0）。不对齐的地址都会自动调整到一个适当的对齐值时写的UPxD0。 ·字节数Byte Count(UPxD1.BCNT) – 每Line的Byte数。字节数必须是偶数。 ·行数Line Count(UPxD1.LNCNT) – 每Window

的Line数。转移的总字节数等于二，其中每行的字节数是一个字节，而我是行计数。 ·线偏移地址Line Offset Address(UPxD2.LNOFFSET) –偏移地址的第一个字节之间的连续线。线偏移地址不能超过65528（fff8h）字节，内存中必须对齐 64位的边界（即，低3位必须为0）。 该Line偏移地址的某些值对数据缓冲区的结构有特殊的影响： · Line Offset Address = Byte Count – 数据缓冲区是一个连续的块在内存中的大小等于（Line数）X（Byte数）。 · Line Offset Address = 0 – 数据缓冲区为一个Line的Byte数。如果I/O通道为传输模式，该Line被多次发送（Line Count）直到DMA传输完成。如果I/O通道为接收模式，这个缓冲区将被输入的数据反复覆盖。 在一个DMA传输的编程中，写DMA通道描述寄存器适当的域，UPIDn对应DMA 通道I，UPQDn对应DMA通道Q。如果相关的I/O通道的初始化和闲置，DMA传输和I/O事务立即开始。2.6节描述如何一步一步配置I/O DMA通道和开始一个uPP传递。 每个DMA通道前一个DMA传输（由第一个描述符）仍在运行时，允许第二个描述符去排队。UPxS2.PEND位指示可能有一个新的DMA参数集被写入到DMA描述寄存器。每个DMA通道可以有一个活动的传输和一个排队的传输。这允许每个I/O通道通过DMA传输边界进行不间断的、连续的事务。 内部DMA控制器不支持

本文来源：https://www.bwwdw.com/article/3e5h.html