LCDHome论坛 - PCB布局布线

PCB布局、布线基本原则

一、元件布局基本规则

1. 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开；

2.定位孔、标准孔等非安装孔周围1.27mm 内不得贴装元、器件，螺钉等安装孔周围3.5mm（对于M2.5）、4mm（对于M3）内不得贴装元器件；

3. 卧装电阻、电感（插件）、电解电容等元件的下方避免布过孔，以免波峰焊后过孔与元件壳体短路；

4. 元器件的外侧距板边的距离为5mm；

5. 贴装元件焊盘的外侧与相邻插装元件的外侧距离大于2mm；

6. 金属壳体元器件和金属件（屏蔽盒等）不能与其它元器件相碰，不能紧贴印制线、焊盘，其间距应大于2mm。定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边的尺寸大于3mm；

7. 发热元件不能紧邻导线和热敏元件；高热器件要均衡分布；

8. 电源插座要尽量布置在印制板的四周，电源插座与其相连的汇流条接线端应布置在同侧。特别应注意不要把电源插座及其它焊接连接器布置在连接器之间，以利于这些插座、连接器的焊接及电源线缆设计和扎线。电源插座及焊接连接器的布置间距应考虑方便电源插头的插拔； 9. 其它元器件的布置：

所有IC元件单边对齐，有极性元件极性标示明确，同一印制板上极性标示不得多于两个方向，出现两个方向时，两个方向互相垂直；

10、板面布线应疏密得当，当疏密差别太大时应以网状铜箔填充，网格大于8mil(或0.2mm)；

11、贴片焊盘上不能有通孔，以免焊膏流失造成元件虚焊。重要信号线不准从插座脚间穿过；

12、贴片单边对齐，字符方向一致，封装方向一致；

13、有极性的器件在以同一板上的极性标示方向尽量保持一致。

二、元件布线规则

1、画定布线区域距PCB板边≤1mm的区域内，以及安装孔周围1mm内，禁止布线；

2、电源线尽可能的宽，不应低于18mil；信号线宽不应低于12mil；cpu入出线不应低于10mil（或8mil）；线间距不低于10mil； 3、正常过孔不低于30mil；

4、 双列直插：焊盘60mil，孔径40mil；

1/4W电阻： 51*55mil（0805表贴）；直插时焊盘62mil，孔径42mil； 无极电容： 51*55mil（0805表贴）；直插时焊盘50mil，孔径28mil； 5、 注意电源线与地线应尽可能呈放射状，以及信号线不能出现回环走线。

2.如何提高抗干扰能力和电磁兼容性

在研制带处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？ 1、 下面的一些系统要特别注意抗电磁干扰：

(1) 微控制器时钟频率特别高，总线周期特别快的系统。

(2) 系统含有大功率，大电流驱动电路，如产生火花的继电器，大电流开关等。 (3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。 2、 为增加系统的抗电磁干扰能力采取如下措施： (1) 选用频率低的微控制器：

选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波，方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度，比基波小，但频率越高越容易发射出成为噪声源，微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。 (2) 减小信号传输中的畸变

微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右，输入电容10PF左右，输入阻抗相当高，高速CMOS电路的输出端都有相当的带载能力，即相当大的输出值，将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端，反射问题就很严重，它会引起信号畸变，增加系统噪声。当Tpd＞Tr时，就成了一个传输线问题，必须考虑信号反射，阻抗匹配等问题。 信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。 在印制线路板上，信号通过一个7W的电阻和一段25cm长的引线，线上延迟时间大致在4~20ns之间。也就是说，信号在印刷线路上的引线越短越好，最长不宜超过25cm。而且过孔数目也应尽量少，最好不多于2个。

当信号的上升时间快于信号延迟时间，就要按照快电子学处理。此时要考虑传输线的阻抗匹配，对于一块印刷线路板上的集成块之间的信号传输，要避免出现Td＞Trd的情况，印刷线路板越大系统的速度就越不能太快。 用以下结论归纳印刷线路板设计的一个规则：

信号在印刷板上传输，其延迟时间不应大于所用器件的标称延迟时间。 (3) 减小信号线间的交*干扰：

A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点，由于A点信号的向前传输，到达B点后的信号反射和AB线的延迟，Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点，由于AB上信号的传输与反射，会感应出一个宽度为信号在AB线上的延迟时间的两倍，即2Td的正脉冲信号。这就是信号间的交*干扰。干扰信号的强度与C点信号的di/at有关，与线间距离有关。当两信号线不是很长时，AB上看到的实际是两个脉冲的迭加。

CMOS工艺制造的微控制由输入阻抗高，噪声高，噪声容限也很高，数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号，这种干扰就变为不能容忍。如印刷线路板为四层板，其中有一层是大面积的地，或双面板，信号线的反面是大面积的地时，这种信号间的交*干扰就会变小。原因是，大面积的地减小了信号线的特性阻抗，信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比，与介质厚度的自然对数成正比。若

AB线为一模拟信号，要避免数字电路信号线CD对AB的干扰，AB线下方要有大面积的地，AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地，在有引结的一面引线左右两侧布以地线。 (4) 减小来自电源的噪声

电源在向系统提供能源的同时，也将其噪声加到所供电的电源上。电路中微控制器的复位线，中断线，以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路，即使电池供电的系统，电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。 (5) 注意印刷线板与元器件的高频特性

在高频情况下，印刷线路板上的引线，过孔，电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略，电感的分布电容不可忽略。电阻产生对高频信号的反射，引线的分布电容会起作用，当长度大于噪声频率相应波长的1/20时，就产生天线效应，噪声通过引线向外发射。 印刷线路板的过孔大约引起0.6pf的电容。 一个集成电路本身的封装材料引入2~6pf电容。

一个线路板上的接插件，有520nH的分布电感。一个双列直扦的24引脚集成电路扦座，引入4~18nH的分布电感。

这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的；而对于高速系统必须予以特别注意。

（6) 元件布置要合理分区

元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短。在布局上，要把模拟信号部分，高速数字电路部分，噪声源部分（如继电器，大电流开关等）这三部分合理地分开，使相互间的信号耦合为最小。

（7） 处理好接地线

印刷电路板上，电源线和地线最重要。克服电磁干扰，最主要的手段就是接地。 对于双面板，地线布置特别讲究，通过采用单点接地法，电源和地是从电源的两端接到印刷线路板上来的，电源一个接点，地一个接点。印刷线路板上，要有多个返回地线，这些都会聚到回电源的那个接点上，就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分，是指布线分开，而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时，通常采用屏蔽电缆。对于高频和数字信号，屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆，一端接地为好。

对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。

(8) 用好去耦电容。

好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。 1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。

在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。

每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。

去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，取0.1~0.01uf之间都可以。

3、 降低噪声与电磁干扰的一些经验。

(1) 能用低速芯片就不用高速的，高速芯片用在关键地方。 (2) 可用串一个电阻的办法，降低控制电路上下沿跳变速率。 (3) 尽量为继电器等提供某种形式的阻尼。 (4) 使用满足系统要求的最低频率时钟。

(5) 时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。 (6) 用地线将时钟区圈起来，时钟线尽量短。

(7) I/O驱动电路尽量*近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。

(8) MCD无用端要接高，或接地，或定义成输出端，集成电路上该接电源地的端都要接，不要悬空。

(9) 闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。 (10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。

(11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。

(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗，经济是能承受的话用多层板以减小电源，地的容生电感。 (13) 时钟、总线、片选信号要远离I/O线和接插件。

(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。 (15) 对A/D类器件，数字部分与模拟部分宁可统一下也不要交*。

(16) 时钟线垂直于I/O线比平行I/O线干扰小，时钟元件引脚远离I/O电缆。 (17) 元件引脚尽量短，去耦电容引脚尽量短。

(18) 关键的线要尽量粗，并在两边加上保护地。高速线要短要直。 (19) 对噪声敏感的线不要与大电流，高速开关线平行。 (20) 石英晶体下面以及对噪声敏感的器件下面不要走线。 (21) 弱信号电路，低频电路周围不要形成电流环路。

(22) 任何信号都不要形成环路，如不可避免，让环路区尽量小。

(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。

(24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时，外壳要接地。

PCB布线规则详解

1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能

下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证

产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作

以表述： 众所周知的是在电源、地线之间加上去耦电容。 尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：

地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可

用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) 用大面积铜层作地线用,在印制板上把没被用上 的地方都与地相连接作为地线用。或是做成多层板， 电源，地线各占用一层。 2、数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合 构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度 强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB 内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口

处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。

3、信号线布在电（地）层上 在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会

给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其 次才是地层。因为最好是保留地层的完整性。

4、大面积导体中连接腿的处理 在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就 电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易

造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，

可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。

5、布线中网络系统的作用 在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的

数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无

效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密

合理的网格系统来支持布线的进行。 标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸 (2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。

6、设计规则检查（DRC） 布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是

否符合印制板生产工艺的需求，一般检查有如下几个方面： 线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔

与贯通孔之间的距离是否合理，是否满足生产要求。 电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗

）？在PCB中是否还有能让地线加宽的地方。 对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线

被明显地分开。 模拟电路和数字电路部分，是否有各自独立的地线。 后加在PCB中的图形（如图标、注标）是否会造成信号短 路。 对一些不理想的线形进行修改。 在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志

是否压在器件焊盘上，以免影响电装质量。 多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短

路。概述 本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项，为一个工作组的

设计人员提供设计规范，方便设计人员之间进行交流和相互检查。

2、设计流程 PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤.

2.1 网表输入

网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send Netlist，应用OLE功能，可以随时保 持原理图和PCB图的一致，尽量减少出错的可能。

另一种方法是直接在PowerPCB中装载网表，选择File->Import，将原理图生成的网表输入进来。

2.2 规则设置 如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置

这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB了。如果修改了设计规则，必须同步原理图，保证原理图和PCB

的一致。除了设计规则和层定义外，还有一些规则需要设置，比如Pad Stacks，需要修改标准过孔的大小。如果设计者新建了一个 焊盘或过孔，一定要加上Layer 25。

注意： PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.stp，网表输入进来以后，按照

设计的实际情况，把电源网络和地分配给电源层和地层，并设置其它高级规则。在所有的规则都设置好以后，在PowerLogic中，

使用OLE PowerPCB Connection的Rules From PCB功能，更新原理图中的规则设置，保证原

理图和PCB图的规则一致。

2.3 元器件布局 网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这些元器件分开，按照

一些规则摆放整齐，即元器件布局。PowerPCB提供了两种方法，手工布局和自动布局。

2.3.1 手工布局

1. 工具印制板的结构尺寸画出板边（Board Outline）。

2. 将元器件分散（Disperse Components），元器件会排列在板边的周围。 3. 把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。

2.3.2 自动布局 PowerPCB提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并不理想，不推荐使用。

2.3.3 注意事项

a. 布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起

b. 数字器件和模拟器件要分开，尽量远离 c. 去耦电容尽量靠近器件的VCC d. 放置器件时要考虑以后的焊接，不要太密集

e. 多使用软件提供的Array和Union功能，提高布局的效率 2.4 布线 布线的方式也有两种，手工布线和自动布线。

PowerPCB提供的手工布线功能十分强大，包括自动推挤、在线设计规则检查（DRC），自动布线由Specctra的布线引擎进行，通常 这两种方法配合使用，常用的步骤是手工—自动—手工。

2.4.1 手工布线

1. 自动布线前，先用手工布一些重要的网络，比如高频时钟、主电源等，这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊

的要求；另外一些特殊封装，如BGA，自动布线很难布得有规则，也要用手工布线。

2. 自动布线以后，还要用手工布线对PCB的走线进行调整。

2.4.2 自动布线 手工布线结束以后，剩下的

网络就交给自动布线器来自布。选择Tools->SPECCTRA，启动Specctra布线器的接口，设置好DO文件，按Continue就启动了Specctra

布线器自动布线，结束后如果布通率为100%，那么就可以进行手工调整布线了；如果不到100%，说明布局或手工布线有问题，需要

调整布局或手工布线，直至全部布通为止。

2.4.3 注意事项

a. 电源线和地线尽量加粗

b. 去耦电容尽量与VCC直接连接

c. 设置Specctra的DO文件时，首先添加Protect all wires命令，保护手工布的线不被自动布线器重布

d. 如果有混合电源层，应该将该层定义为Split/mixed Plane，在布线之前将其分割，布完线之后，使用Pour Manager的Plane Connect进行覆铜

e. 将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins，选中所有的管脚，修改属性，在Thermal选项前打勾

f. 手动布线时把DRC选项打开，使用动态布线（Dynamic Route）

2.5 检查 检查的项目有间距（Clearance）、连接性（Connectivity）、高速规则（High Speed）和电源层（Plane），这些项目 可以选择Tools->Verify Design进行。如果设

置了高速规则，必须检查，否则可以跳过这一项。检查出错误，必须修改布局和布线。 注意： 有些错误可以忽略，例如有些接 插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。

2.6 复查 复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还要重点复查器件布局的合理

性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合 格之后，复查者和设计者分别签字。

2.7 设计输出 PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印，便于设计者和复查者检查；光绘文件交给

制板厂家，生产印制板。光绘文件的输出十分重要，关系到这次设计的成败，下面将着重说明输出光绘文件的注意 事项。

a. 需要输出的层有布线层（包括顶层、底层、中间布线层）、电源层（包括VCC层和GND层）、丝印层（包括顶层丝印、底层丝印）

、阻焊层（包括顶层阻焊和底层阻焊），另外还要生成钻孔文件（NC Drill） b. 如果电源层设置为Split/Mixed，那么在Add

Document窗口的Document项选择Routing，并且每次输出光绘文件之前，都要对PCB图使用Pour Manager的Plane Connect进行覆铜；

如果设置为CAM Plane，则选择Plane，在设置Layer项的时候，要把Layer25加上，在Layer25层中选择Pads和Viasc. 在设备设置窗口

（按Device Setup），将Aperture的值改为199 d. 在设置每层的Layer时，将Board Outline选上

e. 设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、Text、Line

f. 设置阻焊层的Layer时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体情况确定

g. 生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改动

h. 所有光绘文件输出以后，用CAM350打开并打印，由设计者和复查者根据“PCB检查表”检查过孔（via）是多层PCB的重要组

成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。

简单的说来，PCB上的每一个孔都可以称之为过孔。从作用上看，过孔可以分成两类：一是用作各层间的电气连接；

二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔

(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不 超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，

层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实 现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两

种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。 从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔

（drill hole）,二是钻孔周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很显然，在高速,高密度的PCB设计时，设

计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。

但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（plating）等工艺技术的

限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。

比如，现在正常的一块6层PCB板的厚度（通孔深度）为50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达到8Mil。 二、过孔的寄

生电容 过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材

介电常数为ε,则过孔的寄生电容大小近似于： C=1.41εTD1/(D2-D1) 过孔的寄生电容会给电路造成的主要影响是延长了信号的上升

时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺

铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，

这部分电容引起的上升时间变化量为：

T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生

电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。

三、过孔的寄生电感 同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害 往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简

单地计算一个过孔近似的寄生电感： L=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以

看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=

5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样 的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的 寄生电感就会成倍增加。

四、高速PCB中的过孔设计 通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过 孔往往也会给电路 的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：

1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内 存模块PCB设计来说，选用10/20Mil（钻孔/焊盘） 的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对

于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。

2、上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄 生参数。

3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。

4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会 导致电感的增加。同时电源和地的引线要尽可能粗， 以减少阻抗。

5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。当

然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。

本文来源：https://www.bwwdw.com/article/2zi3.html