上海电机学院数字电子技术基础教程答案 - 图文

思考题与习题

第一章

1-1 填空题

1）UBE ≤0V， IB≥IBS， IBS≥（VCC－UCES）/βRc。

2）高， 低。 3）饱和， 截止。

4）5V、2.7V、0.5V， 5V、2.4V、0.4V 。 5）集电极开路门，线与。 6）CMOS。 7）悬空， 高，低。 1-2 选择题

1）ABC 2）B 3）ACD 4）D 5）ABD 6） CD 7）ABD 8）D 9）C 10）C

1-3 判断题

1）（√ ） 2）（ √ ） 3）（ × ） 4）（ × ） 5）（√ ） 6）（√ ） 7）（√ ） 8）（ √ ） 9）（√ ） 1-4 （a）I?0.712?0.311.7B?651?0.104mA， IBS???1?50?0.234mA?IB IC??IB?50?0.104?5.2mA， VC?12?1?5.2?6.8V (b) IB?5?0.730?0.143mA， I5?0.34.7BS???3?60?0.078mA?IB IC?IBS?0.078mA， VC?0.3V （c）VI?5?5?315?51?15?3.18V， R15?51B?15?51?11.5k?，

IVI?0.7R?0.214mA， I15?0.3B?BS??14.7?0.2454mA?IB B??260IC??IB?30?0.214?6.42mA， VC?15?2?6.42?2.16V

（d）IB?0，IC?0，VC?15V （e）I5?10?0.7B?2?1?50?0.275mA，I5?0.3?1014.7BS???1?50?0.294mA?IB

IE??IB?13.75mA， VE?5?2IB?0.7?3.75V

1-5

答：从TTL与非门的输入端负载特性可知，当其输入端所接电阻大于其开门电阻时，相当于输入端为高电平，输入端悬空时，其输入端所接电阻相当于无穷大，大于其开门电阻，所以可视为

1

输入高电平。对与非门而言，不用的输入端有三种处理方法：悬空、接高电平或和其它输入端并联使用；对或非门而言，不用的输入端有两种处理方法：接低电平或和其它输入端并联使用。 1-6

Y1?ABCDE，Y2?A?B?C?D?E。

Y3?ABCE?DEF，Y2?A?B?C?D?E?F 1-7 图a、b、d、e、g是正确的。 1-8 Y?A，Y?A，Y?0，Y?A

1-9 b图和d图的接法是正确的，因为其它两种接法的工作电流不满足要求。

b图，当输出为高电平时，流过LED的电流大于2.7?1.71?1mA；

d图，当输出为低电平时，流过LED的电流大于5?1.7?0.51?2.8mA。

1-10 第2、5个非门发生故障。

1-11 此时，输出低电平会超过允许值，因为，当负载电流太大时，与非门输出级的驱动管（发

射极接地的三极管）的饱和条件将不再满足，管子会处于放大状态，集电极电位会上升，即输出电平上升。

1-12 不可以直接连接在一起。如果一个门导通，另一个门截止，其输出级工作电流很大，可能

会损坏器件。

1-13 当一个TTL与非门的所有输入端并联起来时，总的高电平输入电流为nIIH，而低电平电流则

为IIL。N?161.6?10；

当输出高电平时，N个负载门拉出的电流不得超过IOH（max)，即N?0.4mA2?40?A?5

1-14 a)与非门的功能 b)输出始终为高阻 c)输出为高阻 1-15 1）应选用7405。

2）R?5?1.7?0.310?310?0.3k?，R应选用300欧姆的电阻。 3）OC门在使用时，输出端必须接上拉电阻到电源正极，否则，其输出的两种状态则分别为低电平和高阻态。b图中输出端与电源正极之间没有接上拉电阻，所以，所接的发光二极管不管是什么情况均不会发光。 1-16 Y?AB?1?AB 1-17

2

AAB&BENENY??×èì?

1-18 解：vI?VIH时， IOL?ICC?VOLR1?IR2?VR?VOL?VEE?ILM 1R2?R3R1?VCC?VOL12IV?V??0.1?1.14k?

EELM?OLRR10?0.1?(0.8)2?33.2?18vVCC?VCESI?VIL时， VCES?0.3V， IC?ICS?R?12?0.3240?10?3?48.75mAIICS?48.75B?IBS??50?0.975mA 设IOH的方向从右到左，IR3的方向自上而下，则

IBE?VEER2?IB?IR3?IB?VR?0.975?0.7?(?8)?1.458mA 38由VOH?R2IR2?VBE?VCC?R1IR1?VCC?R1(IR2?IOH)得

RVCC?VEE?R2IR212?0.7?1?I?3.2?1.458?100?10?3?4.258k? R2?IOH1.458综上所述 1.146kΩ?R1?4.258kΩ 1-19 1）没有问题 2）反相器

1-20 Y1?A?B?C Y2?BC?B?A?1?C?A?1

第二章

2-1 （1）(100110)B?(26)H?(38)D (2) (100101101)B?(12D)H?(301)D (3) (10000111001)B?(439)H?(1081)D (4) (111111011010)B?(FDA)H?(4058)D

3

2-2 （1）(12)D?(1100)B （2）(51)D?(110011)B

（3）(105)D?(1101001)B （4）(136)D?(10001000)B

2-3 （1）(BCD)H?(101111001101)B?(3012)D (2) (F7)H?(1110111)B?(247)D

(3) (1001)H?(1000000000001)B?(4097)D (4) (8F)H?(10001111)B?(143)D

2-4 （1）（2003）(10)=（0010 0000 0000 0011）8421BCD（2）（99）(10)=（1001 1001）8421BCD

（3）

（48）(10)=（0100 1000）8421BCD （4）（12）(10)=（0001 0010）8421BCD 2-5

习题2.5表 开关电路的真值表

A B C F1 F2 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 F1?ABC?ABC?ABC?AB?AC

F2?ABC?ABC?ABC?ABC?ABC?A?BC

ABCF1F2

2-6

（1）(A?B)(A?C)?A?AC?AB?BC?A(1?C?B)?BC?A?BC

(2)根据上题的结果

(A?B)(B?D)(A?C)(C?D)??(A?B)(A?C)??(B?D)(C?D)??(A?BC)(D?BC)?BC?AD

(3)

ABC?ABC?ABC?ABC?A(BC?BC)?A(BC?BC)?A(B?C)?A(B?C)?A?B?C

(4)根据吸收律(AB?C)B?AB?BC

ABC?ABC?ABC?ABC?BC?B(AC?C)?B(A?C)?AB?BC

4

2-7 （1）F?AB?BC?AC?AB?BC?AC?AB?BC?AC

（2）F?ABC?ABC?ABC?ABC?ABC?ABC?ABC?ABC?ABC （3）F?(A?B)(A?B)C?BC?ABC?ABC?BC?ABC?ABC?BC

（4）

F?ABC?(AB?AB?BC)?ABC?(AB?AB?BC)

?ABC?AB?AB?BC2-8 （1） A B C A+BC (A+B)(A+C) 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1

（2） A B A?B A?B 0 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1

2-9 Y1?ABC?ABC?ABC

Y2?ABC?ABC?ABC?ABC?BC?AC?ABC

2-10 (1)

Y(A,B,C)?AB?BC?AB(C?C)?BC(A?A)?ABC?ABC?ABC??m(7,6,3) (2) Y(C,D,G)?(C?D)?DG?CD(D?G)?CDG??m(6) 2-11 (1)与非-与非式

Y?ABC?BC?BD?ABCBCBD

或非-或非式

Y?ABC?BC?BD?A?B?C?B?C?B?D

?A?B?C?B?C?B?D(2)与非-与非式

5

Y?BC?(A?B)(A?B)C?BC?(ABC?ABC)

?BCABCABC或非-或非式

Y?BC?(A?B)(A?B)C?B?C?(A?B)(A?B)C

?B?C?(A?B)?(A?B)?C(3)与非-与非式

Y?(ABC?BC)D?ABD?ABCBCD?ABD

?ABCBCD?ABD?ABCBCDABD或非-或非式

Y?(ABC?BC)D?ABD?ABCBCD?ABD?ABCBCD?ABD?(A?B?C)(B?C)D?(A?B?C)

?(A?B?C)?(B?C)?D?(A?B?C)?(A?B?C)?(B?C)?D?(A?B?C)(4)与非-与非式

Y?ABBCBCDABCD?ABCD?ABBCBCDABCD?ABCD ?ABBCBCDABCDABCD或非-或非式

Y?ABBCBCDABCD?ABCD?ABBCBCDABCD?ABCD?(A?B)(B?C)(B?C?D)(A?B?C?D)?A?B?C?D ?A?B?B?C?B?C?D?A?B?C?D?A?B?C?D?A?B?B?C?B?C?D?A?B?C?D?A?B?C?D2-12 (1)

Y?A?BC?ABC?ABC?ABC?ABC?ABC??m(0,1,2,3,6)(2)

6

Y(A,B,C,D)??m(1,4,5,9,12,14)

(3)

Y(A,B,C)??m(0,1,3,5)

(4)

Y(A,B,C,D)??m(2,9,10,12,13)?d(1,4,14,15)

2-13 (1) Y?BC?BC?A （含项多余）

?C?A （据AB?AB?A） (2) Y?M?M?N?P （非因子余） （据A?A?1）

(3)Y?(A?B?C)(A?B?C)

（2次求反）

?ABC?ABC

（狄·摩根定律]）?AB

（据AB?AB?A）

?A?B

（狄·摩根定律） (4)Y?AB(C?C)?(A?A)BC?BC?AB （配项）

?ABC?ABC?ABC?ABC?BC?AB

（展开） ?ABC?ABC?BC?AB

（含项多余） ?AC?BC?AB （据AB?AB?A）

2-14 (1)、(2)

?1 7

Y1?BC?AB Y2?B?D

(3)、(4)

Y3?BD Y4?ABD?ABC?ABC

(5)、(6)

Y11?BCD?ABC?ACD Y12?BD?ABC

(7)、(8)

Y7?ACD?BD Y8?BD?ABC?ACD?ACD

2-15

（1） +5 0 00101

+7 0 00111 —— ————— +12 0 01100 8

（2） +14 0 01110

- 9 1 10111 —— —————

+5 0 00101

（3） -14 1 10010

+ 9 0 01001 —— —————— -5 1 11011

（4） -14 1 10010

- 9 1 10111 —— —————— -23 1 01001

第三章

3-1 填空题

1）1与或；三； 四 2）2，2；3，2 3） 阴极， 阳极 4）低

3-2 单项选择题

1.（A） 2.（A） 3.（C ） 4.（B） 5.（A） 6.（B） 3-3

（1）由逻辑图写出逻辑表达式：

图(a) L?AABC?BABC?CABC?ABC(A?B?C)?ABC?ABC 图(b)

Y???(A?B)???(C?D)?????(AB?AB)???(CD?CD)?(AB?AB)(CD?CD)?(AB?AB)(CD?CD)??

（2）由表达式列出真值表，见表3-1 (a)、(b)。

表3-1(a) 表3-1(b)

9

（3）分析逻辑功能：

由真值表(a)，该电路称为“不一致电路”。

由真值表(b)，该电路为四位判奇电路，又称为奇校验器。

3-4

（1）由逻辑图写出逻辑表达式： 图(a) S?A?B?C C?(A?B)C?AB?(A?B)C?AB 图(b) Y1?A?B?C Y2?(A?B)C?AB?(A?B)C?AB

（2）见表3-2。

表3-2 A B C S C 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

（3）分析逻辑功能：该电路为全加器，S为全加器的和，而C是进位信号。3-5

根据波形图，列出真值表如表3-3所示。

表3-3 a b c d F a b c d F 0 0 0 0 0 0 8 1 0 0 0 1

10

1 2 3 4 5 6 7 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1 1 0 0 1 0 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 F?ab?cd?ac?bc?abc?cbd

图3-5(a) 图3-5(b)

3-6

L0=1L1=1L2=1L3=1C1A0A1A2A3

3-7

（1）由图分析， 电路构成16线-4线优先编码器，输出端YEX为优先编码标志，当YEX?0时表明输出代码为优先编码输出。

（2）不同输入时，电路输出状态分析：

(a) I4?0，低位片工作，该片Y2Y1Y0?011，总编码输出D3D2D1D0?1011，即D3D2D1D0?010。

(b) I10?0，高位片工作，该片Y2Y1Y0?101，总编码输出D3D2D1D0?0101，即

D3D2D1D0?101。0

(c) I0?I8?0，则I8优先编码，高位片工作，该片Y2Y1Y0?111，总编码输出D3D2D1D0?0111，即D3D2D1D0?1000。

11

（3）输入端I0~I15全为高电平1时和仅I0?0，电路输出状态分析如下：

在这两种输入条件下，高位片与低位片输出Y2Y1Y0?111，不同的是：当输入端I0~I15全为高电平1时，两片YEX均为1，总编码输出D3D2D1D0?1111，即D3D2D1D0?0000，且YEX?1，表明两片均无键操作，输出代码无效；当仅I0?0，低位片工作，该片YEX?0，总编码输出D3D2D1D0?1111，即D3D2D1D0?0000，但YEX?0，表明有键操作，输出代码有效。 3-8

F0?Y0?Y7?Y0?Y7?PQR?PQR

F1?Y1?Y2?Y4?Y1?Y2?Y4?PQR?PQR?PQR F2?Y3?Y5?Y6?Y3?Y5?Y6?PQR?PQR?PQR 3-9 LED3发光二极管发光。 3-10 列表3-10：

表3-10 A B C X Y 0 0 0 0 0 0 0 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

X?ABC?ABC?ABC Y?C?AB

12

XY≥1≥1&&&&A1B1C13-11

F?A1?A15?A2?A10?A5?A9?A12?A7?A18?(A10?A12)?A24

AA1&15A&A210AA5A&≥1129FAA7&18AA10≥112&A243-12 表3-12所示

表3-12 字母 输 入 输 出 形状 A B a b c d e E 0 0 1 0 1 1 1 r 0 1 1 0 0 1 0 o 1 0 1 1 1 1 0 暗 1 1 0 0 0 0 0 a?d?AB， b?AB， c?B， e?AB?A?B

≥1eAB&a、d1c&b

13

3-13 （1）电路图如图3-13(a)所示。

YA>BYA>BA>BA

图3-13(a)

（2）电路图如图3-13(b)所示。

Y1Y2Y3&&&YA>BYA=BYABYA=BYABA=BAB4A1A2A3A4B1B2B3B411AAAACCCCBBBB≥1A0A0Y1Y2A1A174HC153A2SD1110D11D12D13S2D20D21D22D0D1D2D3D4D5D6

3-15

（1）Z?ABC?A(B?C)?ABC?ABC?ABC?ABC??m(1,2,3,7) （2）Z?AB?BC?ABC?ABC?ABC??m(3,6,7)

3-14 14

3-16

（1）Z?F(A,B,C)??m(0,1,5,6)

（2）Z?ABC?A(B?C)?ABC?ABC?ABC?ABC??m(0,1,3,5)

3-17

Z1?ABC?ABC?ABC?ABC?ABC??m(1,3,4,5,7)Z2?ABC?ABC?ABC?ABC??m(0,1,3,6)

Z2Z1&&Y0Y1Y2Y3Y4Y5Y6Y774HC138A2A1A0S1S2S3ABC1

3-18 设M?0作全加运算，M?1作全减运算。

表3-18 全加/全减器真值表

15

M A B CI 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 CO S 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 M A B CI 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 CO S 0 0 1 1 1 1 1 0 0 1 0 0 0 0 1 1 S??m(1,2,4,7,9,10,12,15)， CO??m(3,5,6,7,9,10,11,15)

（1）利用门电路设计，将给定的输出函数S，CO利用卡诺图等方式化简，并进行逻辑变换，得

到：

S?ABCI?ABCI?ABCI?ABCI?A?B?CI

CO?BCI?MACI?MAB?MACI?MAB?BCI?(CI?B)(M?A) 利用异或门及与或门构成的1位全加、全减运算电路，如图3-18(a)所示。

S=1CO≥1&&≥1=1=1ABCI

M

图3-18(a)

（2）用3线—8线译码器74HC138及必要的门电路设计；

S?Y1?Y2?Y4?Y7?Y9?Y10?Y12?Y15，CO?Y3?Y5?Y6?Y7?Y9?Y10?Y11?Y15

电路如图3-18(b)所示。

16

S&CO&Y0Y1Y2Y3Y4Y5Y6Y774HC138A2A1A0S1S2S31ABCIMY0Y1Y2Y3Y4Y5Y6Y774HC138A2A1A0S1S2S3图题解3-18(b)

（3）用双4选1数据选择器74HC153及必要的门电路设计：

S??m(1,2,4,7,9,10,12,15)?M(ABCI?ABCI?ABCI?ABCI)?M(ABCI?ABCI?ABCI?ABCI)CO??m(3,5,6,7,9,10,11,15)?M(ABCI?ABCI?ABCI?ABCI)?M(ABCI?ABCI?ABCI?ABCI)电路如图3-18(c)所示。

SABCIMA1A0S1COY274HC153D23D22D21D20≥1&≥1&Y1D10D11D12D13S1

图3-18(c)

3-19

解：①对电路图3.52(a)，其逻辑表达式为：Y1?AB?AC，当B?1，C?0，Y1?A?A，所以存在静

态1险象。在函数中增加冗余项BC项使函数变为Y1?AB?AC?BC即可，如图3-19所示。

17

&AB&≥1Y1&C1

图3-19

②对电路图3.52(b)，逻辑表达式为：Y2?(A?B)(B?C)?AB?AC?BC?BB，电路有险象。可以采用封锁脉冲消除。

第四章

4-1 判断题

1.（ × ） 2.（ √ ） 3.（× ） 4.（ √ ） 5.（× ）

4-2 多项选择题

1.（ACD） 2.（AD） 3.（BCD） 4.（ABD） 5.（BD） 6.（BCD）

4-3 单项选择题

1.（ A ） 2.（ C ） 3.（ D ） 4.（ C ） 4-4

4-5

4-6

18

4-7

4-8

4-9

4-10

CPAQ1__Q1Q2

CPQQAB 19

4-11

4-12

4-13

4-14

JQCPQ=1YK CPQ1Q2Q2

CPQ1Q2,Q4Q3,Q5\Q6

20

4-15

4-16

4-17

4-18

Y?Q1Q2?Q1?Q2 Z?Q1Q2?Q1?Q2

n?1?1n

Q1?A； Qn2?Q1

Qn?11?Qn1（ CP1?CP） Qn?1n2?Q2（ CP2?Q1)

Qn?1nn3?Q2?Q3 (CP3?Q1)

Qn?1n1?Q1（ CP1?CP）

21

n?1Q2?Q2n（ CP2?Q1） n?1nQ3?Q3（ CP3?Q2）

111若CP的频率为f、Qf0，则Q0f01、Q23的频率分别为2、4、8f0。

第五章

5-1 填空题

（1）有关； 无关； 有关； 有关

（2）n； 计数或T’； 计数脉冲输入端； 邻低位Q端 （3）4； 4 （4） 4 5-2 判断题

（1）（ × ） （2）（ × ） （3）（ √ ） （4）（ × ） 5-3 单项选择题

（1）（ D ） （2） ( B ) （3）( D ) （4）（ B ） （5）（ C ） （6） （ B ） （7）（ B ） 5-4

CPD0Q0Q1Q2Q3

5-5

22

1234567891011CPQ0Q1Q2Q3Q4Q5Q6Q7QD

5-6

CPQ0Q1Q2

5-7

（1）Jnnnn0?Q1Q2，K0?1； J1?Q0，K1?Q0?Qn； Jnn22?Q0Q1，K2?Qn1。

（2）Qn?1?Qnnnnnnn?1nnnnn02Q1?Qn0； Qn?11?Qn1Q0?Q2Q1Q0； Q2?Q2Q1Q0?Q2Q1。

（3）

（4） 该无效状态是（111），将其代入状态转移方程可计算得：Qn?1n?1n?12Q1Q0?000。此电路有自启动特性。

（5）该电路为同步七进制递增计数器。 5-8

（1）J0?K0?1； J1?K1?Q0Q2； J2?Q1Q0，K2?Q0。

（2）Qn?1n0?Qn0； Qn?11?Qn0Q2?Qnnnn?1?Qnnnnn1?Q0Q2?Qn1； Q20Q1Q2?Q0Q2。

（3）

（4）该无效状态是（110，111），将其代入状态转移方程可得，此电路有自启动特性。

23

（5）该电路为同步六进制递增计数器。 5-9

（1）D0?AQ1； D1?AQ1?Q0。

n?1（2）Q0?AQ1n； Q1n?1?AQ1?Q0。

（3）F?AQ1Q0 （4）

（5）由状态图可知，该电路受A控制，当A?1时电路不能自启动，只有出现Q1Q0?10时，将F送回到D0端，电路才可自启动（需要增加一个非门）。 （6）该电路为同步三进制计数器。

5-10

n（1）J0?K0?1； J1?K1?A?Q0。 nn?1（2）Q0?Q1n。 ?Q0n； Q1n?1?A?Q0nnn（3）F?AQ0Q1?A?Q0?Q1n

（4）

（5）由状态图可知，该电路是可逆计数器，当A?0时，作递增计数器，当A?1时，作递减计数器。

5-11

n（1）D0?X； D1?Q0。 nn?1（2）Q0。 ?X； Q1n?1?Q0（3）Z?X?Q1nQ0n （4）

24

5-12

表解5.12 Qn Qn10 Qn?1 Qn?11 0 Z2 Z1 J1 K1 J0 K0 0 0 0 1 0 0 0 × 1 × 0 1 1 0 0 1 1 × × 1 1 0 1 1 1 1 × 0 1 × 1 1 0 0 0 1 × 1 × 1 画卡诺图可解得：

Jn0?K0?1， J1?K1?Q0， Znn1?Qn1?Q0， Zn2?Q1?Q0 ≥1FF0FF1Z11JQJQCPCPCPKQKQ&Z2

5-13

5-14

（1）Dn?Qn0?Q1； D10。 （2）Qn?1； Qn?1n0?Qn11?Q0。 Rn1?Q0，Q0变为0时，清零信号有效，Q1状态被清零。 （3）Z?CP?Qn0

25

（4）

结论：Z是CP的三分频信号，Z的正脉冲宽度与CP相同。 5-15

5-16

该电路为模M=7计数分频电路。

5-17

（1）用复位法实现；（2）用置0000法实现；（3）用置1111法实现；（4）用置任意数（例1000）法实现；（5）用进位输出置最小数实现。

26

&&LDCLKCRQ3Q2Q1Q0CTPCTTD1D0LDCPCLKCR1(a)(b)&1CP1Q3Q2Q1Q0CTPCTT174HC161D3D274HC161D3D2D1D0&LDCLKCR1Q3Q2Q1Q0CTPCTT1LDCLKCRQ3Q2Q1Q0CTPCTT174HC161D3D2(c)74HC161D31D2(d)D1D01D1D01COLDCLKCR1Q3Q2Q1Q0CTPCTT174HC161D3D21(e)D1D0

5-18

该电路其模为6?161?4?160?100，经D触发器2分频后，电路的分频系数为200∶1。若CP的信号频率为20kHz，则输出Y的频率等于100Hz。 5-19

电路工作前先清零。第1个CP信号到来后，由于Q8?0致使S1?1，移位寄存器进行并行输入，置入标志数Q1Q2Q3Q4Q5Q6Q7Q8?01111111，且使S1?0。从第2个CP信号输入开始，移位寄存器进行右移操作，接受串行输入数据D0~D6。经过7个CP信号右移7次后，标志位0移至Q8，表明串入数据D0~D6已全部移入，转为并行数据，并从移位寄存器的Q1~Q8输出。第9个CP信号到来时，由于Q8?0，又使得S1?1，移位寄存器再次进行并行输入，置入标志数，重复上述过程。 5-20

27

第六章

6-1 选择题

（1）（ A ） （2）( B ) （3）( ABC ) （4）（ B ） （5）（ C ） （6）（ B ） （7）（ C ） （8）（ B ） （9）（ B ） （10）（ D ） （11）（ C ） （12）（ D ） （13）（ D ） （14）（ BC ） （15）（ B ） 6-2 判断题

（1）（ × ）； （2）（ √ ）； （3）（ √ ）； （4）（ × ）； （5）（ √ ）；（6）（ √ ）； （7）（ × ）； （8）（ × ）； （9）（ √ ）； （10）（ × ）。6-3填空题

（1）TTL单，CMOS单。 （2）施密特； 矩形； 抗干扰； 1/3VDD （3）2 ，上限阀值电压；下限阀值电压 （4）回差， 电压； 脉宽 （5） 0 ； 1 （6）1； 0 （7）高电平；周期 （8） 施密特 （9）多谐振荡器；单稳态触发器、施密特触发器 （10）石英晶体；暂稳 6-4

6-5

VT+VT-VIVo

6-6

28

+5VR300uI1VDDRDIS555THuITROUTuouI20020406080100120140t(uS)VSSC-V20406080100120140t(uS)0.1uF0.01uF uI25VuC020406080100120140t(uS)t(uS)3.33VuO0204060801001201405V020406080100120140t(uS) 6-7

6-8

如果选择Rlmin＝R2＝3．9kΩ，C＝100μF，则T＝0．7(Rl+2R2)C ＝0．7×(3．9+R+2×3．9)×100＝1～10(s)

可变电位器的阻值范围为 R=[(1～10s)/70]-11.7＝2.58～131(kΩ)

故选择R＝150kΩ即可满足使用。最小振荡周期为：Tmin＝0．7×(3．9+2×3．9)×100＝819(ms)

6-9

29

振荡频率： f=

R1?RW11 占空比： q=

0.7(R1?R2?RW)CR1?R2?RW

6-10

（1）555定时器和电阻Rl、R2以及电容C接成多谐振荡电路。

(2 )定时器输出波形即是计数器输入脉冲波形，该波形的周期为：

(R1?2R2)C(1?106?2?2?106）500?10?6T??s?1748s?29.14min

1.431.43当计数器输出为1111时， 发光二极管变亮，计数器需加1 5个脉冲，故二极管变亮所需时间为： t=15T=15×1748s=7.283h

6-11

1. 工作原理：图6.21由两级555电路构成，第一级是施密特触发器，第二级是多谐振荡器。施密特触发器的输入由R1、C1充放电回路和开关S控制，VC相当于施密特触发器的输入信号；施密特触发器的输出经反相器G1去控制多谐振荡器的复位端RD。

当S闭合时，VC=0V，施密特触发器输出高电平，经反相器使RD端为0，多谐振荡器复位，扬声器不会发出声响。当开关S断开后，R1、C1充放电回路开始充电，VC随之上升，但在达到VT??2VCC3之前，施密特触发器的输出仍为高电平时，RD=0，扬声器仍不发声，这一段时间即为延迟时间。一旦VC达到VT??2VCC，施密特触发器触发翻转，输出低电平，RD=1，多谐振荡器工作，扬声器开始

3发声报警。其工作原理的示意图参见图解6.10。

2. 求电路参数：

延迟时间：延迟时间由R1、C1充放电回路的充电过程决定：

vC?vC(?)?[vC(0?)?vC(?)]e?t?

?tR1C1?将vC(?)?VCC?12V，vC(0)=0V，??R1C1代入上式，得：vC?VCC(1?e)

2t=t1时，vC?VCC代入上式，整理得延迟时间：

3t1= R1C1ln3≈1.1 R1C1=1.1×106×10×10-6=11s

f?11??9.5kHz0.7(R2?2R3)C20.7?15?103?0.01?10?6

2VCC3VC0S闭合VCC扬声器发声频率：

S断开RD=1VoRD=0RD=0延迟时间t1

30

图题解6-11

6-12两级555电路均构成多谐振荡器，由第一级的输出去控制第二级的5端（控制电压端）。当第一

级电路的输出为高电平时，致使第二级振荡器的振荡频率较低，扬声器发出低音。 扬声器发出低音的持续时间：0.7(R1+R2)C1=1.12s

扬声器发出高音的持续时间：0.7R2C1=1.05s 6-13单稳态电路可分为5个阶段来分析。

(1)稳态阶段 (2)触发器翻转阶段 (3)暂稳态阶段 (4)自动返回 (5)恢复阶段

6-14

V??T??R1????10?15(1)

?1?R2??VTH???1?30???2V?10V

V?R1??10?T?????1?R?2??VTH??15?1?30???2V?5V

?VT?VT??VT??5V

（2） 图题解6-14

6-15（１）q=50%，则t1 / t2 =1，即

RVDD?VT?2ClnV?Vln11DDT??1 ? R13RVR?69?41ClnT?2VlnT?4

T?t?RV?V?V（２）1?t22ClnDDTV?R1ClnT?DD?VT?VT?

31

119?3?103?0.05?10?6ln?0.37ms64

f =1 / T≈2.7 k Hz， q = t1 / T≈0.67 ?8.2?103?0.05?10?6ln6-16

6-17 VT??VthR(Re1?Re2)?VBE，VT－=Vth+VBE， ?VT?VT??VT??e1Vth Re2Re2当Re1在50～100?的范围内变动时，回差电压的变化范围为1Vth~Vth。

2VIVT+VT-tVo1tVo2t

6-18由等效电路求得振荡周期为

T = 2RF C ln3 = 2×10×103×10-8×1.1s =2.2×10-4s 故得振荡频率为

6-19 T1 = R F C ln3，T2 = R F C ln3

T = T1+ T2 ≈2.2R F C = 2.2×9.1×103×10-9 = 20.02×10-6 s ∴ f = 1 / T = 50 kHz

6-20 当示波器的输入电容和接线电容所造成的延迟时间远大于每个门电路本身的传输延迟时间时，就会导致这种结果。

6-21 （1）当R<

（2）增大R、C数值可使振荡频率降低。

（3）根据反相器的输入端负载特性可知，R不能过大。否则由于R和RS上的压降过大。当vO2为低

32

f?1?4.55 TkHz，、

电平时vI 3将被抬高到逻辑1电平。

6-22 ?01、?02输出脉冲的宽度TW1、TW2分别为

TW1 = 0.69×22×103×0.13×10-6s≈2ms TW2 = 0.69×11×103×0.13×10-6s≈1ms

第七章

7.1 选择题

1）C 2）b 3）a 4) 5） 6）

7.2

F0?W3?AB

F1?W1?W2?W3?AB?AB?AB?A?B

F2?AB?AB?A?B

表7-1 例7-1真值表

A B 0 0 0 1 1 0 1 1 F0 F1 F2 F3 0 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0 F3?W0?W1?W2?AB?AB?AB?A?B?AB

8=27?210?8?217?8，所以需要17根地址。 7.3 1）128K×

2）由于217?8=217=（100000000000000000）2字节=20000H字节。末地址为：A00000H+20000H-1H= A00000H+1FFFF=BFFFFH

7.4

（1）写出各函数的标准与或表达式：

按A、B、C、D顺序排列变量，将Y1、Y2、Y4扩展成 为四变量逻辑函数。

Y 1Y2

??m（2，3，4，5，8，9，14，15）??m（6，7，10，11，14，15）??m（0，3，6，9，12，15）33

Y3Y4??m（7，11，13，14，15）

（2）选用16×4位ROM，画存储矩阵连线图：

7.5

（1）分析要求、设定变量

自变量x的取值范围为0～15的正整数，对应的4位二进制正整数，用B=B3B2B1B0表示。根据y=x2的运算关系，求出y的最大值是152＝225，可以用8位二进制数Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。

（2）列真值表—函数运算表

（3）写标准与或表达式

? ?Y7??m(12,13,14,15)?Y6??m(8,9,10,11,14,15) ? ?Y5???m(6,7,10,11,13,15)

??Y4??m(4,5,7,9,11,12)

?Y3??m(3,5,11,13)??Y2??m(2,6,10,14)?Y1?034

(4)画ROM存储矩阵结点连接图

7.6

35

CLKCREDQQ0CDQQ1CDQQ2CDQQ3CDQQ4CDQQ4CQC

图7-3 64进制计数器逻辑图7.7

第一片的存储容量为1K*4 地址范围是

A10 A9 A8 A7…A0

0 0 0 00000000 000H 0 1 1 11111111 3FFH 第二片的存储容量为1K*4 地址范围是

A10 A9 A8 A7…A0

1 0 0 00000000 400H 1 1 1 11111111 7FFH

CLKCR120VCCE219NCQ5NC318NC417Q4NC5GAL16V816Q3Q2NC615Q1NC714NC813Q0QCGND9121011OE图7-4 引脚配置图36

7.8

Y1?ABC?ABD?ACD?BCD?ABCD?ABCD?ABCD?ABCD?ABCDY2?ABC?ABD?ACD?BCD?ABCD?ABCD?ABCD?ABCD?ABCD

Y3?ABCD?ABCDY4?ABCDEPROM的存储内容表如下。 地址 内容 Ａ Ｂ Ｃ Ｄ Y1 Y2 Y3 Y4 ０ ０ ０ ０ 0 1 1 0 ０ ０ ０ １ 0 1 0 0 ０ ０ １ ０ 0 1 0 0 ０ ０ １ １ 0 0 0 0 ０ １ ０ ０ 0 1 0 0 ０ １ ０ １ 0 0 0 0 ０ １ １ ０ 0 0 0 0 ０ １ １ １ 1 0 0 0 １ ０ ０ ０ 0 1 0 0 １ ０ ０ １ 0 0 0 0 １ ０ １ ０ 0 0 0 0 １ ０ １ １ 1 0 0 0 １ １ ０ ０ 0 0 0 0 １ １ ０ １ 1 0 0 0 １ １ １ ０ 1 0 0 0 １ １ １ １ 1 0 1 1

7.9

37

CPA0A1A2A3D0D1D2D3

图6-10 题6-10的波形图7.10

表7-3 例7-3真值表

B3 B2 B1 G3 G2 G1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1 0 0

38

1 1 1 1 0 0

B31B21地 址 与 B译 门 11码 阵 器 列B01WW W 01 W2W3W4W5W6W78W9W 10W11W12W13W14W15存 或G3储 G2矩 门 阵 阵列 G1G0

图6-2 例6-2 逻辑图7-11

000H～01FH的存储器真值表 X的值地 址 内 容 Y的值(十进（十进制数) A10A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7D6D5D4D3D2D1D0 制数） 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 01 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 01 02 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 01 03 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 0 02 04 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 02 05 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 0 02 06 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 02 07 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 1 1 03 08 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 1 03 09 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 1 03 10 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 1 03 11 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 03 12 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 03 13 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 1 0 0 04 14 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 1 0 0 04 15 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 0 0 04 16 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 04 17 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 04 18 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 04 19 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 04

39

20 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 04 21 0 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 1 05 22 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 1 05 23 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 05 24 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 0 1 05 25 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 1 0 1 05 26 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 0 1 05 27 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 0 1 0 1 05 28 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 1 05 29 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 0 1 0 1 05 30 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 0 1 05 31 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 0 06 7E0H～7FFH的存储器真值表如下表（输出精确到个位，十分位四舍五入）。

7E0H～7FFH的存储器真值表 X的值地 址 内 容 Y的值(十进（十进制数) A10A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7D6D5D4D3D2D1D0 制数） 2016 1 1 1 1 1 1 0 0 0 0 0 0 1 0 0 0 1 0 1 45 2017 1 1 1 1 1 1 0 0 0 0 1 0 1 0 0 0 1 0 1 45 2018 1 1 1 1 1 1 0 0 0 1 0 0 1 0 0 0 1 0 1 45 2019 1 1 1 1 1 1 0 0 0 1 1 0 1 0 0 0 1 0 1 45 2020 1 1 1 1 1 1 0 0 1 0 0 0 1 0 0 0 1 0 1 45 2021 1 1 1 1 1 1 0 0 1 0 1 0 1 0 0 0 1 0 1 45 2022 1 1 1 1 1 1 0 0 1 1 0 0 1 0 0 0 1 0 1 45 2023 1 1 1 1 1 1 0 0 1 1 1 0 1 0 0 0 1 0 1 45 2024 1 1 1 1 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 45 2025 1 1 1 1 1 1 0 1 0 0 1 0 1 0 0 0 1 0 1 45 2026 1 1 1 1 1 1 0 1 0 1 0 0 1 0 0 0 1 0 1 45 2027 1 1 1 1 1 1 0 1 0 1 1 0 1 0 0 0 1 0 1 45 2028 1 1 1 1 1 1 0 1 1 0 0 0 1 0 0 0 1 0 1 45 2029 1 1 1 1 1 1 0 1 1 0 1 0 1 0 0 0 1 0 1 45 2030 1 1 1 1 1 1 0 1 1 1 0 0 1 0 0 0 1 0 1 45 2031 1 1 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 0 1 45 2032 1 1 1 1 1 1 1 0 0 0 0 0 1 0 0 0 1 0 1 45 2033 1 1 1 1 1 1 1 0 0 0 1 0 1 0 0 0 1 0 1 45 2034 1 1 1 1 1 1 1 0 0 1 0 0 1 0 0 0 1 0 1 45 2035 1 1 1 1 1 1 1 0 0 1 1 0 1 0 0 0 1 0 1 45 2036 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 0 1 0 1 45 2037 1 1 1 1 1 1 1 0 1 0 1 0 1 0 0 0 1 0 1 45 2038 1 1 1 1 1 1 1 0 1 1 0 0 1 0 0 0 1 0 1 45 2039 1 1 1 1 1 1 1 0 1 1 1 0 1 0 0 0 1 0 1 45 2040 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 0 1 45 2041 1 1 1 1 1 1 1 1 0 0 1 0 1 0 0 0 1 0 1 45 2042 1 1 1 1 1 1 1 1 0 1 0 0 1 0 0 0 1 0 1 45 2043 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 1 0 1 45

40

2044 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 0 1 0 1 2045 1 1 1 1 1 1 1 1 1 0 1 0 1 0 0 0 1 0 1 2046 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 2047 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 0 1 +5V+5V

VppVcc_D7CE

A10D6

A9ê??? ê?è?X?a?t????A8D5A7 27C16D4A6 Y?aBCD??ê?3??t????êy??A5D3 A4A3 D2A2???? A1D1 A0_D0GND OE

45 45 45 45 7-12

7-13 ROM和RAM都是存储器，可以用来写入二进制信息。不同之处是ROM写入之后不能擦除(只能通过特殊方法擦除)；RAM可以随机存取信息。ROM写入信息有以下几种方式：

固定ROM由厂家写入；可编程ROM由用户将熔丝通过大电流写入信息；可擦可编程ROM可以多次写入和擦除信息，但需要经过专门的编程器，实现光和电擦除等。

7-14 ⑴ 512×2位：512=29，故有9个地址输入端。

⑵ 1K×8位：1K=1024=210，故有10个地址输入端。 ⑶ 2K×1位：2K=2048=211，故有11个地址输入端。 ⑷ 16K×1位：16K=214，故有14个地址输入端。 ⑸ 256×4位：256=28，故有8个地址输入端。

41

⑹ 64K×1位：64K=216，故有16个地址输入端。

7-15

⑴根据芯片的集成度和结构复杂度分类分为：①简单可编程逻辑器件SPLD②复杂可编程逻辑器件CPLD③现场可编程逻辑门阵列 FPGA。⑵按制造技术和编程方式进行分类

①双极熔丝制造技术的可编程ASIC（Lattice的PAL系列）②EECMOS制造技术的可编程ASIC（Lattice的GAL和ispLSI / pLSI）③SRAM制造技术的可编程ASIC（Xilinx的FPGA，Altera的FPGA）④反熔丝制造技术的可编程ASIC（Actel的FPGA）。 7-16

A B C D 或阵列 （可编程） ×× ×××× × 与阵列（固定） f1 f2

题条列输入线。7-2 实现逻辑图7-17 GAL16V8的与阵列有64条行线，32

7-18 GAL16V8的OLMC中的4个数据选择器分别为：

乘积项数据选择器PTMUX是2选1数据选择器，其主要功能是在AC0，AC1(n)的控制下，用来决定第一与项是否成为或门的输入。

输出多路开关OMUX是2选1数据选择器，OMUX的作用是在AC0和AC1(n)的控制下，决定输出是组合电路还是时序电路。

三态多路开关TSMUX是4选1数据选择器。它用来从VCC、地电平、OE、第一与项四路信号中选出一路信号作为输出三态缓冲器的三态控制信号。

反馈多路开关FMUX是4选1数据选择器。它用来从触发器的Q端、本级输出、邻级输出、地电平这四路信号中选出一路作为反馈信号，反馈到与阵列。

7-19 GAL16V8工作在寄存器模式下， 1号引脚必须外接时钟信号，11号引脚接低电平作为使能端。

42

第八章

8-1选择题

1） b 2） b 3） a 4） b

5） b 6） c 7） a 8） 8 9）a

8-2填空题

1）正比 2）A/D，D/A 3）量化，编码 4）0.5s 5）最小输出模拟量，最小输入模拟量 6）1个LSB的输出变所对应的模拟量的范围，不可 8-3

11VLSB?10?10?10??0.005V2?11023

102N?1??20000.005

2N?2000

N?11

所以，该电路输入二进制数字量的位数Ｎ应是11。

11??0.001?0.12?110238-4 分辨率为因为最大满度输出电压为5Ｖ，所以，10位DAC能分辨的

最小电压为：

VLSB?5?11?5??0.005V?5mV102?11023

8-5若采用内部反馈电阻，当DAC0832的数字输入量为7FH时，因为7FH的数值为127，所以模拟输出电压值为：

uo??ioRf??VREF?Rf28?R?D??VREF5?D???127??2.48V

25628当DAC0832的数字输入量为81H时，因为81H的数值为129，所以模拟输出电压值为：

uo??ioRf??VREF?Rf28?R?D??VREF5?D???129??2.52V 82562当DAC0832的数字输入量为F3H时，因为F3H的数值为243，所以模拟输出电压值为：

uo??ioRf??VREF?Rf28?R?D??VREF5?D???243??4.75V 82562

8-6 1）其输出模拟电流io为

43

io?VREF10725?D??(512?128?64?16?4?1)??0.708mA 1010R?2102410?2 2）当Rf?R?10k?时，外接运放Ａ后，输出电压应为

uo??ioRf??0.708?10??7.08V

8-7 要求设计的阶梯波脉冲有15个阶梯，也即需要将参考电源分为16等分，所以参考电源的大小应为VREF=16*0.5=-8V。

将74LS的4位输出连接到DAC的D7-D4上，而D3-D0接地，这样通过计数器输出的16个计数状态，就可以从DAC的输出端得到16个等间隔大小的模拟量输出。它们之间的关系如下所示

?8uO??8(Q3?27?Q2?26?Q1?25?Q0?24?(4Q3?4Q2?Q1?0.5Q0

28-8

1）最小输出电压增量为0.02Ｖ，即uOmin=0.02Ｖ，则输出电压uO?uOmin??Di?2i

i?1n?1当输入二进制码01001101时输出电压uO?0.02?77?1.54Ｖ 2）分辨率用百分数表示为

uOmin0.02?100%??100%?0.39% uOmax0.02?2553）不能。

8-9 输入数字量为0000000001时的输出电压：

VRFVomin?REF?0.0049V102R

输入数字量为1111111111时的输出电压为：

Vomax?VREFRF?1023?4.995V210R

8-10

由图可知，74LS161组成的十六进制计数器，其输出在时钟CLK作用下，从0000～1111循环输出，故AD7520的d3～d0也从0000～1111循环输入。

当d9、d8、d7、d6分别为1，其他位为0时，有

d9?1时，uO=5V；d8=1时，uO=2.5V；d7=1时，uO=1.25V；d6=1时，uO=0.625V，由此可以画出uO波形如下图所示。

44

8-11

Dmax255?uI??uIVREF由Dx=uImax可知

255?uI，得到uI?2.5V； 5V255?uI，得到uI?4.7V 当Dx=FFH=11110000时，240?5V8-12

1）求转换的数字输出状态

当Dx=80H=10000000时，128?因其D/A转换器的最大输出电压uOmax已知，而且知道此DAC为10位，故其最低位为“1”时输出为

uOmin?VOmax14.322V?10?0.014V 2n?12?1故当输入电压uI?9.45V时的数字输出状态为

9.45V?(675)10?(1010100011)2

0.014V即d9～d0=1010100011

2）求完成此次转换所需的时间t

由逐次渐近型A/D的过程可知，无论输入信号uI的大小，其最后的数字输出状态都必须在第n+2个时钟脉冲到后才能输出，所以转换时间与输入信号的大小无关，只与转换的位数有关，故

t?(n?2)11?(10?2)?s?12μs 6fC1?10

8-13

因为N2?uiuu?N?i?2n?i?2n VREFVREFVREF 所以，当输入电压为4.48Ｖ时，

45

4.488?2?0.448?256?114.7?115（采用四舍五入法） 10转换成二进制数为01110011。 当输入电压为7.81Ｖ时，

7.818N2??2?0.781?256?199.9?200（采用四舍五入法）

10转换成二进制数为11001000。

N2?

8-14

TC双积分型ADC完成一次转换最长需要的时间是第一次积分时间T1的二倍，而T1?NTC（式中，

为时钟脉冲的周期，Ｎ为计数器的最大容量）。

因为TC?1?1?0.1mS，所以完成一次转换最长需要的时间

fc10Tmax?2T1?2NTC?2?2000?0.1?400mS?0.4S

因为T2?ui?N?TC，T2?N2TC，所以 VREFN2?ui?N VREFui?VREF6?N2??369?1.107V N2000可见完成一次转换最长需要的时间为0.4秒；若已知计数器的计数值N2?(369)10，基准电压?VREF??6V，此时输入电压ui为1.107伏。

8-15

1）第一次积分时间T1?NTC（式中，TC为时钟脉冲的周期，Ｎ为计数器的最大容量）。所以，T1?NTC?28?11?256??25.6mS。 fC102）因为N2?态为：

uiuu?N?i?2n?i?2n，所以当ui=3.75Ｖ时，转换完成后，计数器的状VREFVREFVREFN2?ui3.758?2n??2?0.375?256?96 VREF10转换成二进制数为01100000。

3）当ui=3.75Ｖ时，转换完成后，计数器的状态为：

46

N2?ui2.58?2n??2?0.25?256?64 VREF10转换成二进制数为01000000。

第九章

9-1图9-1是新增加的百位计数译码显示电路。图9-2是新增加的555定时器组成单稳态触发器电路。

在开关SB1对地接通一瞬间产生的负脉冲触发信号，调整RP可以使单稳态输出脉宽为60秒（1分钟）高电平脉冲，将G5与门打开，允许P0计数脉冲通过，输出到4518的1EN端实现计数。当测定1分钟脉宽时间结束时，与非门G5被封，被测脉冲出不去，即测定结束。

图9-1中增加的百位计数译码显示电路是与原1片4518十进制计数器级联组成3位十进制计数器，并通过三片译码器4511和三个数码管显示的就是每分钟电动机的转速。G1与门用74HC21替换，这样只有当A3、A2、A1均为“1”状态，通过G1与门才使P1产生高电平信号作为清零和驱动信号。在开关SB1一直合上后555定时器输出为高电平，电路正常完成基本功能。

47

9-2数字钟电路的秒脉冲时基信号由石英晶体、14位二进制计数器CD4060和D触发器4013电路组成。D触发器

4013的Q端输出周期为1秒的矩形波位号送入到CD4518双二—十进制计数器进行分频计数。4518-1组成60进制秒计数器，4518-2组成60进制分计数器，4518-3组成24进制小时计数器。

数字时钟采S1进行秒计数归“0”校正，而“分”校、“时”校和开关S2、S3接通秒脉冲信号进行快速校正。 数字时钟的显示是将计数器输出到6个译码器4511 和6个数码管显示秒、分、时。

\译码、显示\\译码、显示\\译码、显示秒脉冲信号\

9-3查手册可知40192是双时钟可逆十进制计数器，C10、R7和C5、R8是开机清零电路，电路SB是手动清零按钮。

其中双上升沿触发的D触发器4013在电路中接成T′触发器。

当电动机SM带动图9-8右下角的光电转换转盘顺时针旋转时，光电转换转盘上的直口槽先开通一次1LG光中断器中的发光管和光电接收管的光路，产生P1正脉冲，稍后开通2LG光中断器产生P2正脉冲，这两个脉冲分别作为FF1、FF2的T′触发器的CP触发信号，由于这两个正脉冲信号有时间差，P3出现正脉冲见图9-4的加/减计数电路时序图。P3正脉冲在G3、G4组成的单稳态触发器延时产生P5的正脉冲，再经G5施密特非门输出为P8的负脉冲作为40192十进制计数器的CPU加计数脉冲进行加法计数。同时信号P5经G9或门产生P7正脉冲对4013清零，完成一次加计数。

当电动机反转，则在G2输出的P4为正脉冲，原理同上，实现减计数。发光二极管VD1闪光表示正转，VD2闪光表示反转。图9-5是光电转换加/减计数电路的框图。

显示译码显示译码手动清零十位十进制计数个位十进制计数正转闪光显示加计数脉冲形成减计数脉冲形成反转闪光显示电机转动信号

9-4在单位时间T=1s内测得信号重复变化的次数N，就可得到该信号频率f =N/T（HZ）。图中555定时器构成的多

48

谐振荡器，产生如图9-6中P2的时基波形，其中tP2′=0.7R2C ≈0.25s， tP2=0.7（R1+ R2）C ≈1s

放大整形电路9013和与非门G1、G2、G3构成的施密特触发器组成，将待测的信号进行放大和整形，P1再经G4

非门整形得到与输入被测信号相同频率的标准矩形脉冲。

输入信号脉冲在与非门G5的P2的闸门时基时间控制下，输出P3的计数脉冲至由74HC90级联组成0～9999的四位十进制计数器。

逻辑控制电路由CC4098组成的双单稳态触发器组成，在时基信号P2结束时产生负跳变来产生锁存信号P4，锁存信号P4的负跳变又来产生“清零”信号P5，它们的脉冲宽度由单稳电路的时间常数确定，tW=0.7RextCext ≈0.02s。SB是手动清零按钮。

两片8D锁存器74HC373是将计数器在1s结束时刻对计得的数据进行锁存，使数码显示能稳定显示测得的频率数，输出端的状态保存持0.02秒不变，然后P5“清零”信号使计数器重新开始计数。此数字频率计电路，完成一次测量所需的时间为1.25s，被测信号的频率上限fm=9.999KHZ。数字频率计基本电路的框图和波形如图9-6和图9-7所示。

49

本文来源：https://www.bwwdw.com/article/2vqo.html