计算机组成测试题二

计算机组成测试题一

三、分析计算题(40分)

1. (8分)已知 x=0.101101，y=－0.100110 ，用补码二位乘法计算x×y。(要求过程)

2.（8分）某计算机字长16位，主存容量64K，包含8个16位通用寄存器，其中R0用做变址寄存器；共有100条指令，采用单地址指令格式，支持寄存器直接寻址、存储器间接、变址和相对寻址四种寻址方式，试问： 1） 请画出指令格式。

2） 写出各种寻址方式的有效地址EA的计算式。 3） 各种寻址方式的寻址范围为多少字？

3．（6分）简述虚拟存储器的工作过程。 4．（8分）某计算机存储系统包含16KB结构为4路组相联的cache，主存容量为16MB，假设cache每块为16Bytes。

1） cache和主存各分为多少组？ 2） 写出主存的地址格式。

3） cache的地址标记至少应为多少位？

4） 主存地址23E4F8H将映射到cache的哪一组？

5．（6分）某计算机采用微程序控制器设计，已知每一条机器指令的执行过程均可分解成7条微指令组成的微程序，该机指令系统采用10位定长操作码格式。问 1） 控制存储器至少应能容纳多少条微指令？

2） 如何确定机器指令操作码与该指令微程序的起始地址的对应关系。给出具体方案。

6．（6分）CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns 。求： 1） cache的命中率H。 2） 平均访问时间Ta

四、综合设计题(25分) 1. （15分）用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，其中RAM的地址为

2000H～7FFFH，ROM的地址为C000H～FFFFH，CPU地址总线为A15~A0, 数据总线为D7~D0, 控制信号R/W＃(读/写)，MREQ＃(当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的)。要求画出逻辑图。

2．（10分）某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，共有微命令30个，构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个且采用直接控制法。

（1）控制存储器的容量应为多少？ （2）设计出微指令的具体格式。

第 1 页 共 31 页

计算机组成测试题二

一、填空题(每空1分，共20分)

1. 由若干个一位加法器构成多位加法器时，进位可采用 方式 和 _______________方式。74LS181是一个4位的并行加法器，若计算机的字长是16位的，则需要该芯片 个，实现组内并行和组间___________。

2. 定点运算部件由____________、若干个寄存器、_____________、计数器及门电路等组成，其中，构成寄存器的部件是_________________。

3.设X的符号为Xf，Y的符号为Yf，运算结果的符号为Sf，则判断溢出的逻辑表达式为V=______________________，即两个符号相同的数相运算，其运算结果符号相反则溢出。 4.一个存储器芯片的容量为256K，组成512*512的矩阵，系统的读写周期为500ns，RAM刷新周期为2ms，采用集中刷新方式，刷新时间为 ，若采用分布式刷新方式，则每行刷新间隔为 。刷新计数器有 位。

5. 微程序控制器的核心部件是存储微程序的 ，它一般用 构成。

6.微指令格式中微操作字段共10位，若采用直接控制的水平型微指令，则一条微指令最多可同时启动 个微操作；若采用完全垂直型微指令，定义7种微操作，则微操作码字段最少需要 位。

7. 从计算机指令系统设计的角度，可将计算机分为复杂指令集系统计算机和___________________。 8. 虚拟存储器指的是__________层次，若主存储器容量为4MB，虚存容量为1GB，则虚拟地址为_________位，物理地址为_________位，如果页面大小为4KB，则页表的长度为_________。

二、选择题(每题1分，共15分)

1. 串行运算器是一种最简单的运算器，其运算规则是：按时间先后次序 ( )。 A. 由低位到高位逐位运算 B. 由高位到低位逐位运算 C. 由低位到高位先行进位运算 D. 由高位到低位先行借位运算

2. 浮点数N=M×RE，若阶的基数R＝2，则下列补码（ ）为规格化的数。 A. 0.00101110 B. 1.11001010 C. 1.01010011 D. 0.01001001 3. 指令周期是指 ( )。

A. CPU从主存取出一条指令的时间 B. CPU执行一条指令的时间

C. CPU从主存取出一条指令加上执行这条指令的时间

第 2 页 共 31 页

D. 时钟周期时间

4. 交叉存储器实质是一种__________存储器，它能________执行________独立的读写操作。( ) A. 模块式，并行，多个 B. 模块式，串行，多个 C. 整体式，并行，一个 D. 整体式，串行，多个

5.针对寄存器组、主存、cache、磁盘、磁带，按读写时间从快到慢的顺序排列依次为（ ） A. cache－寄存器组－主存－磁盘－磁带 B. 寄存器组－主存－cache－磁带－磁盘 C. 寄存器组－cache－主存－磁盘－磁带 D. cache－寄存器组－主存－磁盘－磁带

6. 操作数地址存放在寄存器中的寻址方式叫做（ ）。 A. 相对寻址方式 B. 变址寄存器寻址方式 C. 寄存器寻址方式 D. 寄存器间接寻址方式

7. 假设某计算机的指令字长为16位，地址码为6位，指令有一地址和二地址两种格式，若共有N条（N<16）二地址指令，则一地址指令最多有（ ）条。

A. (16-N)×26 B. 26 C. （16-N）×25 D. （16-N）×26＋1

8. 不同速度的设备之间传送数据,必须采用（ ）。

A.同步控制方式 B.异步控制方式 C.可以选用同步方式，也可选用异步方式 D.应答方式

9. 某一DRAM 芯片，其容量为16K×1位，除电源、接地线和刷新线外，该芯片引脚的最小数目为 ( )。

A. 16 B. 12 C. 18 D. 20

10. 在微程序控制方式中，机器指令和微指令的关系是 ( )。 A 每一条机器指令由一条微指令来解释执行

B 每一条机器指令由一段(或一个)微程序来解释执行

C 一段机器指令组成的工作程序可由一条微指令来解释执行 D 一条微指令由若干条机器指令组成

11. 相联存储器是按 ( )进行寻址的存储器。

A. 地址指定方式 B. 堆栈存储方式

C. 内容指定方式 D. 地址指定方式和堆栈存储方式结合

12. 假设微处理器的主振频率为200MHZ，每个指令周期平均为2.5个CPU周期，每个CPU周期平均包括2个主频周期，则它的平均运算速度近似为 ( )MIPS。 A. 30 B. 40 C. 45 D.50

13.以硬布线方式构成的控制器也称为 ( )。

A. 组合逻辑型控制器 B. 微程序控制器 C. 存储逻辑型控制器 D. 运算器

14. 采用增量与下地址结合方式产生后继微指令地址，其基本思想是 ( )。 A. 用程序计数器PC来产生后继微指令地址

第 3 页 共 31 页

B. 通过微指令顺序控制字段中由设计者指定或者由设计者指定的判断字段，控制产生后继微指令地址；

C. 用微程序计数加MPC来产生后继微指令地址；

D. 通过指令中指定一个专门字段来控制产生后继微指令地址。

15. 微型机系统中，主机和低速的I/O设备进行数据交换一般采用（ ）方式。 A. 程序中断方式 B.程序直接控制 C.通道方式 D.直接存储器存取（DMA）

三、分析计算题(40分)

1. (8分) 已知 X=2-01×（+0.101101），Y=2+11×（－0.100110），求X×Y。（要求阶码用双符号位移码表示并运算，尾数用补码表示并用补码二位乘法计算）

2.（6分）设生成多项式为x3＋x1＋1，试写出对应的二进制码，并计算数据信息10101的CRC编码。

3.（6分）某计算机字长16位，运算器16位，有16个通用寄存器，8种寻址方式，主存容量为64K字，指令中地址码由寻址方式字段和寄存器字段组成，试问： 4） 双操作数指令最多有多少条？ 5） 单操作数指令最多有多少条？ 6） 间接寻址的范围有多大？

4．（6分）CPU执行一段程序时，cache完成存取的次数为M次，主存完成存取的次数为N次。已知cache存取周期为T1ns，主存存取周期为T2ns 。求： 3） cache的命中率H

4） 平均访问时间Ta

5.（8分）某机主存容量为1MB，采用两路组相联方式的CACHE容量为64KB，每个数据块为256字节。CPU要顺序访问地址为20124H，58100H，60140H，60138H的四个内存单元中的数。已知访问开始时前CACHE的第二组（组号为1）中两块（0号块和1号块）的主存字块标记如图所示。请问： 1）cache和主存各分为多少组？

2）写出主存的地址位数和地址格式。

3）上述四个数能否从CACHE中读取，若能，给出实际访问的CACHE地址；若不能，请说明应该如何做，才能从CACHE中读取。

组1

0号块 1号块 00100（二进制） 01011（二进制） 6. （6分）简述静态RAM和动态RAM的区别。

四、综合设计题(25分)

1.（15分）存储器分布图如下所示（按字节编址），现有芯片ROM 8K╳8和RAM 8K╳4，设计此

存储系统，将RAM和ROM与CPU连接。 RAM1 0000H—1FFFH RAM2 2000H—3FFFH 空 4000H—5FFFH ROM 6000H—7FFFH

第 4 页 共 31 页

CPU地址总线为A15~A0, 数据总线为D7~D0, 控制信号R/W＃(读/写)，MREQ＃(当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的)。要求画出存储器结构图及与CPU连接的示意图。 2．（10分）某计算机字长16位，主存容量64KB，包含8个16位通用寄存器，采用单地址指令，共有100条指令，采用寄存器直接、存储器间接、变址和相对四种寻址方式，请设计该指令系统。（即指令格式）

计算机组成原理测试题二

一、单项选择题(本大题共15小题，每小题1分，共15分)在每小题列出的四个选项中只有一个选

项是符合题目要求的，请将正确选项前的字母填在题后的括号内。 1.若十进制数为132.75，则相应的十六进制数为( )。 A.21.3 B.84.c C.24.6 D.84.6 2.若x=1011,则[x]补=( )。

A.01011 B.1011 C.0101 D.10101

3.某机字长8位，含一位数符，采用原码表示，则定点小数所能表示的非零最小正数为( )。 A.2-9 B.2-8 C.1-2-7 D.2-7

4.设某浮点数共12位。其中阶码含1位阶符共4位，以2为底，初码表示；尾数含1位数符共8位，补码表示，规格化。则该浮点数所能表示的最大正数是( )。 A.27 B.28 C.28-1 D.27-1 5.原码乘法是指( )

A.用原码表示乘数与被乘数，直接相乘 B.取操作数绝对值相乘，符号位单独处理 C.符号位连同绝对值一起相乘 D.取操作数绝对值相乘，乘积符号与乘数符号相同 6.一般来讲，直接映象常用在( )

A.小容量高速Cache B.大容量高速Cache C.小容量低速Cache D.大容量低速Cache 7.下列存储器中，( )速度最快。

A.硬盘 B.光盘 C.磁带 D.半导体存储器 8.采用直接寻址方式，则操作数在( )中。

A.主存 B.寄存器 C.直接存取存储器 D.光盘 9.零地址指令的操作数一般隐含在( )中。

A.磁盘 B.磁带 C.寄存器 D.光盘 10.微程序存放在( )

A.主存中 B.堆栈中 C.只读存储器中 D.磁盘中 11.在微程序控制方式中，机器指令和微指令的关系是( )。 A.每一条机器指令由一条微指令来解释执行

B.每一条机器指令由一段(或一个)微程序来解释执行

C.一段机器指令组成的工作程序可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成

12.异步传送方式常用于( )中，作为主要控制方式。

A.微型机的CPU内部控制 B.硬连线控制器 C.微程序控制器 D.串行I/O总线 13.串行总线主要用于( )。

第 5 页 共 31 页

A.连接主机与外围设备 B.连接主存与CPU

C.连接运算器与控制器 D.连接CPU内部各部件 14.在常用磁盘中，( )。

A.外圈磁道容量大于内圈磁道容量 B.各道容量不等

C.各磁道容量相同 D.内圈磁道容量大于外圈磁道容量 15.在下列存储器中，( )可以作为主存储器。

A.半导体存储器 B.硬盘 C.光盘 D.磁带

二、改错题(本大题共5小题，每小题2分，共10分)针对各小题的题意，改正其结论中的错误，或

补充其不足。

1.在计算机中，各指令周期的时间长度是相同的。 2.CPU只是计算机的控制器。

3.按时序控制方式分，总线可分为串行总线和并行总线。

4.显示适配器中的显示缓冲存储器用于存放显示器将要向CPU输入的信息。 5.对外设统一编址是指给每个外设设置一个地址码。

三、名词解释题(本大题共5小题，每小题2分，共10分) 1.主机 2.基数r

3.控制存储器(CPU内的) 4.主设备 5.I/O接口

四、简答题(本大题共6小 题，每小题5分，共30分)

1.静态存储器(SRAM)依靠什么来存储信息?为什么称为“静态”存储器? 2.简述寄存器间接寻址方式的含义，说明其寻址过程。

3.微程序控制器怎么产生操作控制信号，这种控制器有何优缺点? 4.何谓串行传输，有何优缺点?适用什么场合? 5.何谓DAM方式?说明它的适用场合。 6.何谓多重中断?如何保证它的实现? 五、计算题(本大题共1小题，10分)

已知x=0011,y=-0101，试用原码一位乘法求xy=?请给出规范的运算步骤，求出乘积。 六、设计题(本大题共2小题，共25分)

1.(10分)以单总线的CPU数据通路结构为背景，拟出加法指令ADD R3,R1,R2的指令流程。本指令功能是将R1和R2中的数相加，结果送入R3。

2.(15分)用2K×4位/片的RAM存储芯片构成一个8KB的存储器，地址总线为A15(高位)～A0(低位)，数据总线D7(高位)～D0(低位)，WE控制读写。请写出片选逻辑式，画出芯片级逻辑图，注意各信号线。

计算机组成原理试题参考答案

一、单项选择题(每小题1分，共15分)

1.B 2.A 3.D 4.D 5.B 6.B 7.D 8.A 9.C 10.C

第 6 页 共 31 页

11.B 12.D 13.A 14.C 15.A 二、改错题(每小题2分，共10分)

1.一般说，由于各指令功能的不同，它们的指令周期有长有短，不一定相同。 2.CPU是由控制器和运算器组成的。

3.按时序控制方式分，总线可分成同步总线和异步总线。

4.显示缓冲存储器存放屏上待显示的信息(一帧字符的编码或一帧图像的像点代码)。

5.对外设统一编址是指将外设接口中的控制寄存器、数据寄存器和状态字寄存器等有关的接口

寄存器与主存联合在一起统一编排地址。 三、名词解释(每小题2分，共10分)

1.逻辑上把CPU和主存合在一起称为主机。

2.进位计数制中各数位允许使用的数码个数称为该进位计数制的基数。

3.CPU内用于存放实现指令系统全部指令的微程序的只读存储器称为控制存储器。 4.申请并获得总线控制权，控制总线传送操作的设备称为主设备。 5.是指连接主机和外围设备的逻辑部件。 四、简答题(每小题5分，共30分)

1.静态存储器依靠双稳态电路的两个稳定状态来分别存储0和1。

这类存储器在电源正常情况下，可以长期保存信息不变(除非重新写入)，不需要动态刷新，

所以称为“静态”存储器。

2.含义：指令中给出寄存器号，操作数的地址在寄存器中。

寻址过程：从指令中取出寄存器号，找到对应的寄存器，以该寄存器内容作为地址访问主

存，读出操作数。

3.操作控制信号的产生：事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器

中，取出微指令时，其代码直接或译码产生操作控制信号。

优点：规整、易于修改和扩展 缺点：速度较慢

4.串行传输是指用一条线按位串行传送数据 优点：线路成本低 缺点：传送速度慢

适用场合：主机与低速外设间的传送 远距离通信总线的数据传送 系统之间的通信总线的数据传送

5.定义：由DMA控制器控制系统总线，直接依靠硬件实现主存与I/O设备之间的数据直传，

传送期间不需要CPU程序干预。

适用场合：高速、批量数据的简单传送。

6.多重中断：CPU在响应处理中断的过程中，允许响应处理更高级别的中断请求，这种方式

称为多重中断。

实现方法：在中断服务程序的起始部分用一段程序来保存现场，送新屏蔽字以取屏蔽同级

别和低纸别的中断请求、然后开中断，这样CPU就可响应更高级别的中断请求，实现多重中断。

五、计算题(10分)

初值：x原=00011，|x|=0011

第 7 页 共 31 页

y原=10101,|y|=0101 求符号：zf=xf?yf=0?1=1 分步操作：

结果：z=x·y=-1111 六、设计题(共25分) 1.(10分) PC→MAR PC+1→PC

DBUS→MDR→IR R1→Y

R2+Y→Z Z→R3 2.(15分)

第 8 页 共 31 页

计算机组成测试

一、填空题(本大题共16小题，每空2分，共48分)

1.8位二进制补码所能表示的十进制数范围是________到________。 2.PCI总线是________总线，传输数据时的最高速度是________字节/秒。 3.计算机对信息的处理是通过________的执行实现的。 4.一台计算机的内存储器的最大容量可以由________确定。

5.按存储器所处的位置及功能可以将它们分为________存储器和________存储器。

6.根据接口对数据传送的控制方式，可将接口分为：程序传送的输入/输出接口、________、________三种。

7.禁止中断就是在CPU内部设置一个可由程序设置的________触发器，只有该触发器为“1”时，才允许CPU响应发生的中断。

第 9 页 共 31 页

8.从指令系统的角度看，当前的计算机指令系统结构分为________和________两大类。 9.在多级存储体系中，“cache——主存”结构的作用是解决________的问题。 10.堆栈是一种________存储器。 11.电可擦写只读存储器简称________。

12.如果指令中的地址码就是操作数的有效地址，那么这种寻址方式称为________。 13.用浮点数表示的优点是________和________。 14.能被CPU直接访问的存储器是________。

15.在采用DMA方式的I/O系统中，其基本思想是在________与________之间建立直接的数据通路。 16.完整的计算机系统应包括________与________。 二、计算题(本大题共6小题，每小题4分，共24分) 写出过程。

1.写出二进制数-1010.101的浮点表示形式。设阶码取4位补码(包括阶符)，尾数是8位原码(包括尾符)。

2.有4K×4bit的RAM存储器芯片，要组成一个32K×8bit的存储器，计算总共需要多少RAM芯片，其中多少组芯片构成并联?多少个芯片地址串联?

3.将十进制数222.1转换成二进制和十六进制数。(小数点后保留二进制6位) 4.计算8位定点原码整数10100011B的真值。 5.将十进制数-118写成字长16位的二进制补码。 6.已知：X=11011011, Y=00101100,求X⊕Y=? 三、问答题(本大题共7小题，每小题4分，共28分)

1.什么是DMA传送?在DMA方式传送数据时，CPU及DMA控制器各工作在什么状态? 2.什么是指令的寻址方式?

3.存储器按存取方式分可以分为哪几类? 4.什么是计算机的字长? 5.磁盘存储器的主要指标有哪些? 6.什么是串行传送? 7.中断分哪些类型?

第 10 页 共 31 页

计算机组成原理试题

一、单项选择题(本大题共15小题，每小题2分，共30分)

在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。

1．若十进制数为81，则其对应的二进制数为（ ） A．01010001 C．01011001

B．01000101 D．01000110

2．若十进制数为45，则其对应的补码［X］补为（ ） A．00101110 C．00101101

B．1010110l D．11101101

3．n+1位定点小数的补码表示范围是（ ） A．1≤X≤1-2n C．1≤X≤1+2n

B．-2n≤X≤2n-1 D．2n≤X≤-2n +1

4．在下列存储器中，不属于磁表面存储器的是（ ） ．．．A．磁带 C．磁鼓

B．磁盘 D．光盘

5．若地址总线为A15(高位)～A0(低位)，若用2KB的存储芯片组成8KB存储器，则加 在各存储芯片上的地址线是（ ） A．A11～A0 C．A9～A0

B．A10～A0 D．A8～A0

6．在磁盘数据记录方式中，用调频制记录数据“1”时，电流的变化是（ ） A．从负值变到正值

B．从正值变到负值

C．在位单元的起始处及中间均改变方向 D．在位单元的起始处及中间均不改变方向 7．在存储器堆栈结构中，堆栈指针SP的内容是（ ） A．栈顶单元地址 C．栈顶单元内容

B．栈底单元地址 D．栈底单元内容

8．下列寻址方式中，执行速度最快的是（ ） A．寄存器寻址 C．直接寻址

9．微指令存储在（ ） A．主存储器中 C．RAM中

B．硬盘中 D．ROM中

第 11 页 共 31 页

B．寄存器间接寻址 D．相对寻址

10．采用同步控制的目的是（ ） A．提高执行速度

C．满足不同操作对时间安排的需要

B．简化控制时序

D．满足不同设备对时间安排的需要

11．CPU可直接访问的存储器是（ ） A．硬盘 C．光盘

12．并行接口是指（ ）

A．仅接口与系统总线之间采取并行传送 B．仅接口与外围设备之间采取并行传送 C．接口的两侧均采取并行传送 D．接口内部只能并行传送

13．CPU响应中断请求的时间是（ ） A．必须在一条指令执行完毕 C．可在任一时钟周期结束时

B．必须在一个总线周期结束时 D．在检查中断请求之后 B．U盘 D．内存

14．在CPU中，数据寄存器DR是指（ ） A．可存放指令的寄存器 B．可存放程序状态字的寄存器

C．本身具有计数逻辑与移位逻辑的寄存器 D．可编程指定多种功能的寄存器 15．在磁盘的各磁道中（ ） A．最外圈磁道的道容量最大 C．中间磁道的道容量最大

二、名词解释题（本大题共3小题，每小题3分，共9分） 16．CPU 17．Cache命中 18．总线周期

三、简答题（本大题共6小题，每小题5分，共30分） 19．静态存储器和动态存储器分别利用什么来存储0和1信息？ 20．多体交叉存储器有什么特点？

21．什么是程序计数器PC？为什么要设置PC寄存器？

第 12 页 共 31 页

B．最内圈磁道的道容量最大 D．所有磁道的道容量一样大

22．微程序控制的基本思想是什么？

23．什么是DMA方式？DMA的主要优点及适用场合？

24．若主存储器数据区的地址与单元内容之间对应关系如下，指令给出地址码A=3000H，按直接寻址方式读取的操作数是什么？ 存储单元地址

1000H 2000H 3000H

四、简单应用题（本大题共2小题，每小题9分，共18分）

25．用Booth算法计算6×（-3）的4位原码乘法运算，要求写出其运算过程。

26．设有计算机的CPU数据通路及其与存储器的连接结构如下图所示，其中，R0～R3为通用寄存器，IR为指令寄存器，PC为程序计数器，SP为堆栈指针，C和D为暂存器，MAR为存储器地址寄存器，MDR为存储器数据缓冲寄存器。

试写出转移指令JMP(R2)的执行流程。指令功能为无条件转移，转移地址用R2间接寻址来指示。

第 13 页 共 31 页

存储内容 4000H 3000H AC00H

五、存储器设计题(本大题共13分)

27．用1Kx4位／片的存储芯片构成8KB存储器，地址线为A15(高)～A0(低)。 (1)需要几片这种存储芯片?

(2)8KB存储器需要哪几位地址寻址?

(3)在这些地址线中，加至各芯片的地址线是哪几位? (4)用于产生片选信号的地址线是哪几位(译码法)?

计算机组成原理试题

一、单项选择题（本大题共15小题，每小题1分，共15分） 在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。

1.若二进制数为1111.101，则相应的十进制数为( )。 A.15.625 B.15.5 C.14.625 D. 14.5

2.在下列设备中，属于图形输入设备的是( )。 A.键盘 B.条形码阅读机 C.数字化仪 D.显示器

3.磁表面存储器记录信息是利用磁性材料的( )。

A.磁滞回归线特性 B.磁场渗透特性 C.磁场分布特性 D.磁场吸引力特性 4.系统级的总线是用来连接( )。

A.CPU内部的运算器和寄存器 B.主机系统板上的所有部件 C.主机系统板上的各个芯片 D.系统中的各个功能模块或设备 5.在微程序控制中，把操作控制信号编成( )。 A.微指令 B.微地址 C.操作码 D.程序

6.从一条指令的启动到下一条指令的启动的间隔时间称为( )。 A.时钟周期 B.机器周期 C.工作周期 D.指令周期

7.假设寄存器R中的数为200，主存地址为200和300的存储单元中存放的内容分别是300和400，若访问到的操作数为200，则所采用的寻址方式为( )。 A.立即寻址#200 B.寄存器间接寻址(R) C.存储器间接寻址(200) D.直接寻址200 8.表示主存容量的常用单位为( )。

A.数据块数 B.字节数 C.扇区数 D.记录项数

9.已知一个8位寄存器的数值为11001011，将该寄存器逻辑左移一位后，结果为( )。 A.01100101 B.10010111

第 14 页 共 31 页

C.01100111 D.10010110

10.多位二进制加法器中每一位的进位传播信号P为( )。 A.Xi+Yi B.XiYi

C.Xi+Yi+Ci D.Xi?Yi?Ci

11.存储器的随机访问方式是指( )。 A.可随意访问存储器 B.按随机文件访问存储器 C.可对存储器进行读出与写入

D.可按地址访问存储器任一编址单元，其访问时间相同且与地址无关 12.定点小数反码[x]反=x0·x1?xn表示的数值范围是( )。

A.-1+2-n

13.设有二进制数x=－1101101，若采用8位二进制数表示，则[x]补=( )。 A.11101101 B.10010011 C.00010011 D.10010010 14.反映计算机基本功能的是( )。

A.操作系统 B.系统软件 C.指令系统 D.数据库系统 15.总线从设备是( )。

A.掌握总线控制权的设备 B.申请作为从设备的设备 C.被主设备访问的设备 D.总线裁决部件 二、名词解释题（本大题共5小题，每小题2分，共10分） 16.总线的同步通信方式 17.统一编址 18.ALU 19.溢出

20.垂直型微指令

三、改错题（本大题共5小题，每小题2分，共10分）针对各小题的题意，改正其结论中的错误，或补充其不足。

21.在一条微指令中，顺序控制部分的作用是发出指挥全机工作的控制信号。 22.转移指令执行结束后，目标地址可放在任意寄存器中。

23.总线周期是指：任意总线设备为获取总线控制权而等待的时间与占用总线的时间之和。 24.硬盘的存储容量常用GB表示，1GB=1000MB。 25.通道就是一组输入输出传送线。

四、简答题（本大题共6小题，每小题5分，共30分） 26.何谓虚拟存储器?其主要好处是什么?

27.堆栈有哪两种基本操作?它们的含义是什么?

28.与硬连线控制器相比，微程序控制器有哪些优缺点? 29.串行总线和并行总线有何区别?各适用于什么场合?

30.主机与外围设备之间信息传送的控制方式有哪几种?采用哪种方式CPU效率最低? 31.试比较中断方式与DMA方式的主要异同，并指出它们各自应用在什么性质的场合。

第 15 页 共 31 页

五、计算题(本大题共1小题，10分)

32.用原码的乘法方法进行0110×0101的四位乘法。要求写出每一步运算过程及运算结果。 六、设计题（本大题共2小题，第33小题15分，第34小题10分，共25分）

33.用2K×16位/片的SRAM存储器芯片设计一个8K×32位的存储器，已知地址总线为

A15～A0(低)，数据总线D31～D0(低)，WE为读写控制信号。请画出该存储器芯片级逻辑图，注明各种信号线，列出片选信号逻辑式。

34.单总线CPU结构图如下，其中有运算部件ALU、寄存器Y和Z、通用寄存器R0～R3、指令寄存器IR、程序计数器PC、主存地址寄存器MAR和主存数据寄存器MDR等部件，试拟出加法指令ADD R1，B(R2)的读取和执行流程。其中R1表示目的寻址为寄存器寻址；B(R2)表示源寻址为变址寻址，B是偏移量，R2是变址寄存器。

计算机组成原理测试题

一、选择题（每题1分，共25分）

1、字长12位，用定点补码规格化小数表示时，所能表示的正数范围是（ ）

-12-12-11-11

A 2~（1-2） B -2~（1-2）

-11-11-11

C 1/2~（1-2） D（1/2+2）~（1-2） 2、计算机中表示地址时使用（ ）

A 无符号数 B 原码 C 反码 D补码

3、在CRC校验中，接收端检查出某一位数据错后，纠正的方法是（ ）

A 请求重新发送 B 删除数据 C 通过余数的值由接受端自行纠正 D以上均可以 4、运算器由许多部件组成，但核心部分是（ ）

A 数据总线 B 算术逻辑运算单元 C 多路开关 D 累加寄存器

第 16 页 共 31 页

5、有关算术左移中，说法正确的是（ ）

A 数据顺次左移1位，最低位用0补充 B 数据顺次左移1位，最低位用1补充

C 数据顺次左移1位，最低位用原最高位补充 D 数据顺次左移1位，最高位不变 6、 ALU属于（ ）部件。

A 运算器 B 控制器 C 存储器 D 寄存器 7、 内存若为16MB，则表示其容量为（ ）KB

A 16 B 16384 C 1024 D 16000 8、下列说法正确的是（ ）

A 半导体RAM信息可读可写，且断电后仍能保持记忆

B 动态RAM属于挥发性存储器，而静态RAM属于非挥发性的

C 静态RAM、动态RAM都属于非挥发性存储器，断电后存储的信息将消失 D ROM不用刷新，且集成度比动态RAM高，断电后存储的信息将消失 9、若RAM中每个单元为16位，则下面所述正确的是（ ）

A 地址线也是16位 B 地址线与16位无关 C 地址线与16位有关 D地址线不得少于16位 10、RAM芯片串联时可以（ ）

A 增加存储字长 B 增加存储单元数量 C 提高存储器的速度 D 降低存储器的平均价格 11 、和外存相比，内存的特点是（ ）

A 容量大，速度快，成本低 B 容量大，速度慢，成本高 C 容量小，速度快，成本高 D 容量小，速度快，成本低 12、下列元件中存取最快的是（ ）

A Cache B 寄存器 C 内存 D 外存

13、某RAM芯片，其存储容量为1024K*16位，该芯片的地址线和数据线数目分别为（A 20、16 B 20、4 C 1024、4 D 1024、16 14、采用虚拟存储器的主要目的（ ）

A 提高主存的存取速度 B 扩大存储器空间，并能进行自动管理 C 提高外存的存取速度 D 扩大外存储器空间 15、有关高速缓冲存储器的说法正确的是（ ）

A 只能在CPU 以外 B CPU内外都可以设置

C 只能在CPU以内 C 若存在cache，CPU就不能再访问主存 16 软盘驱动器在寻找数据时（ ）

A 盘片不动，磁头运动 B 盘片运动，磁头不运动 C 盘片运动，磁头运动 D 盘片不动，磁头不运动 17、以下描述中基本概念正确的句子是（ ）

A 硬盘转速高、存取速度快 B 软盘转速高、存取速度快 C 硬盘是接触式读写 D 软盘是浮动磁头读写 18、活动头磁盘存储器的平均存取时间是指（ ）

A 最大找道时间加上最小找道时间 B 平均找道时间

第 17 页 共 31 页

）

C 平均找道时间加平均等待时间 D 平均等待时间 19、人们根据特定的需要预先为计算机编制的指令序列称为（ ）

A 软件 B 文件 C 集合 D 程序

20、指令系统中采用不同寻址方式的目的主要是（ ）

A 可直接访问外存 B 提供扩展操作码并降低指令译码难度 C 实现存储程序和程序控制

D缩短指令长度，扩大寻址空间，提高编程灵活性 21、在堆栈中，保持不变的是（ ）

A 栈顶 B 栈底 C 栈指针 D 栈中的数据 22、一节拍脉冲持续的时间长短是（ ）

A 指令周期 B 机器周期 C 时钟周期 D 以上都不是 23、状态寄存器用来存放（ ）

A 算术运算结果 B 逻辑运算结果

C 运算类型 D 算术、逻辑运算及测试指令的结果状态 24、在微程序控制器中，机器指令和微程序指令的关系是（ ）

A 每一 条指令由一条微指令来执行 B一条微指令由若干条机器指令组成

C 每一条机器指令由一段用微指令组成的微程序来解释执行 D 一段微程序由一条机器指令来执行

25、某寄存器中的值有时是地址，这只有计算机的（ ）才能识别它 A 译码器 B 判断程序 C 指令 D 时序判断 二、简答题（每小题5分，共计15分）

1、什么叫机器指令？什么叫微指令？二者有什么关系？ 2、实现存储器层次结构的先决条件是什么？用什么度量？

3、中断方式与DMA方式有何异同？ 三、计算题（每小题10分，共计40分）

1、设浮点数的阶码为4位(含阶符1位),尾数为7位(含尾符2位),X,Y中的指数项,小数项均

-010-100

为二进制真值.X=-2×0.1111,Y=2×0.1110,求(X-Y)补

2、某计算机字长16位,直接寻址空间128字,变址时的位移量为-64~+63,16个通用寄存器都可以作为变址寄存器.设计一套指令系统,满足下列寻址类型的要求:

(1). 直接寻址的二地址指令3条. (2). 变址寻址的一地址指令6条. (3). 寄存器寻址的二地址指令8条. (4). 直接寻址的一地址指令12条. (5). 零地址指令32条. 3、某CPU主频为8MHz,设每个CPU周期平均包括4个节拍,且该机器平均指令执行速度为1MIPS.

(1). 求该机器平均指令周期.

(2). 求每个指令周期包含的平均CPU周期. (3). 若改用主频周期为0.01μs的CPU芯片,试计算平均指令执行速度可提升到多少MIPS. 4、某计算机有四级中断A、B、C、D，其硬件排队优先次序为A>B>C>D，假设各级中断程序的屏蔽位设置为：A设备中断屏蔽字1101，B设备中断屏蔽字0100，C设备中断屏蔽字1111，D设备中

第 18 页 共 31 页

断屏蔽字0101，其中0为允许，1为屏蔽。

（1）请给出中断处理次序

（2）设A、B、C、D同时请求中断，试画出CPU执行程序的轨迹。 四、设计题：（共计25分）

1、用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器,按字节编址,其中RAM的地址为0000H~5FFFH,ROM的地址为6000H~9FFFH,画出此存储器组成结构图.

2、用74181和74182设计如下三种方案的32位ALU。 （1）行波进位方式 （2）两重进位方式 （3）三重进位方式

计算机组成原理试题

第一部分 选择题(共15分)

一、单项选择题(本大题共15小题，每小题1分，共15分)在每小题列出的四个备选项中只有一个

是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。 1.若[X]补=0.1011，则真值X=( ) A.0.1011 B.0.0101 C.1.1011 D.1.0101

2.若十六进制数为B5.4，则相应的十进制数为( ) A.176.5 B.176.25 C.181.25 D.181.5 3.一个n+1位整数原码的数值范围是( ) A.-1n+1

B.-2 n+1≤x<2 n-1 D.-2 n+1≤x≤2 n-1

4.若采用双符号位补码运算，运算结果的符号位为01，则( ) A.产生了负溢出(下溢) B.产生了正溢出(上溢) C.结果正确，为正数 D.结果正确，为负数

5.已知一个8位寄存器的数值为11001010，将该寄存器小循环左移一位后，结果为( ) A.01100101 B.10010100 C.10010101 D.01100100 6.动态存储器的特点是( ) A.工作中存储内容会产生变化 B.工作中需要动态改变访存地址 C.工作中需要动态地改变供电电压

D.需要定期刷新每个存储单元中存储的信息

第 19 页 共 31 页

7.组相联映象和全相联映象通常适合于( ) A.小容量Cache C.小容量ROM

B.大容量Cache D.大容量ROM

8.在大多数情况下，一条机器指令中是不直接用二进制代码来指定( ) A.下一条指令的地址 B.操作的类型 C.操作数地址 D.结果存放地址

9.在存储器堆栈中，若栈底地址为A，SP指针初值为A-1，当堆栈采用从地址小的位置向地址大的位置生成时，弹出操作应是( ) A.先从堆栈取出数据，然后SP指针减1 B.先从堆栈取出数据，然后SP指针加1 C.SP指针先加1，然后从堆栈取出数据 D.SP指针先减1，然后从堆栈取出数据

10.转移指令执行结束后，程序计数器PC中存放的是( ) A.该转移指令的地址 B.顺序执行的下条指令地址 C.转移的目标地址 D.任意指令地址 11.通常，微指令的周期对应一个( ) A.指令周期 B.主频周期 C.机器周期 D.工作周期 12.波特率表示传输线路上( )

A.信号的传输速率 B.有效数据的传输速率 C.校验信号的传输速率 D.干扰信号的传输速率 13.不同信号在同一条信号线上分时传输的方式称为( ) A.总线复用方式 B.并串行传输方式 C.并行传输方式 D.串行传输方式 14.24针打印机的打印头的针排列是( )

A.24根针排成一列 B.24根针排成2列 C.24根针排成3列 D.24根针排成4列 15.在常用磁盘的各磁道中( )

A.最外圈磁道的位密度最大 B.最内圈磁道的位密度最大 C.中间磁道的位密度最大 D.所有磁道的位密度一样大

第二部分 非选择题(共85分)

二、填空题(本大题共5小题，每小题2分，共10分)

16.采用DMA方式传送数据是由DMA接口来控制数据在_____和_____之间传输。 17.按照传输定时的方法划分，总线数据通信方式可分为_____和_____两类。 18.构成中央处理器的两大部件是_____和_____。

19.在微程序控制器中，控制存储器由_____构成，用于存放_____。

第 20 页 共 31 页

20.磁盘存储设备主要由磁记录介质、_____和_____三个部分组成。 三、名词解释题(本大题共5小题，每小题2分，共10分) 21.应用软件 22.偶校验码 23.微程序控制器 24.总线从设备 25.通道程序

四、简答题(本大题共6小题，每小题5分，共30分) 26.简述静态存储器的写操作过程。

27.假设寄存器R中的数值为2000，主存地址为2000和3000的地址单元中存放的内容分别为3000和4000，PC的值为5000，若按以下寻址方式，访问到的操作数各是多少?

①寄存器寻址R；②寄存器间接寻址(R)；③直接寻址2000；④存储器间接寻址(2000)；⑤相对寻址-3000(PC)。

28.硬连线控制器主要由哪几部分构成?它是如何产生控制信号的? 29.系统总线接口有哪几项基本功能? 30.基本的DMA控制器的主要部件有哪些?

31.简述多重中断系统中CPU响应处理一次中断的步骤。 五、计算题(本大题共1小题，10分)

32.用原码加减交替一位除法进行7÷2运算。要求写出每一步运算过程及运算结果。 六、设计题(本大题共2小题，第33小题15分，第34小题10分，共25分)

33.用64×4位/片的SRAM存储器芯片设计一个总容量为256字节存储器，CPU地址总线为A15～A0(低位)，双向数据总线D7～D0(低位)，读写控制信号为R/W，芯片的片选控制信号为CS。 请写出片选信号逻辑式，绘出该存储器逻辑框图，注明各信号线。

34.单总线CPU结构如下图所示，其中有运算部件ALU、寄存器Y和Z，通用寄存器R0～R3、指令寄存器IR、程序计数器PC、主存地址寄存器MAR和主存数据寄存器MDR等部件。试拟出CPU读取并执行取数指令LOAD R0，(A)的流程。指令中R0表示目的寻址为寄存器寻址，(A)表示源寻址为存储器间接寻址。

第 21 页 共 31 页

计算机组成原理试题

一、单项选择题(本大题共20小题，每小题2分，共40分)

在下列每小题的四个备选答案中选出一个正确答案，并将其字母标号填入题干的括号内。错选、多选或未选均无分。 1.若真值X=-1011，则X补=（ ）

A.1.0101 B.10101 C.1.0100 D.10100 2.设十六进制数为A3.5，则相应的十进制数为（ ） A.172.5 B.179.3125 C.163.3125 D.188.5 3.补码加减运算是指（ ）

A.操作数用补码表示，符号位单独处理 B.操作数用补码表示，连同符号位一起相加 C.操作数用补码表示，将加数变补，然后相加 D.操作数用补码表示，将被加数变补，然后相加 4.定点小数的补码表示范围是（ ） A.-1＜x＜1 B.-1＜x≤1 C.-1≤x＜1 D.-1≤x≤1 5.中央处理器包含（ ） A.运算器和主存储器 B.控制器和主存储器 C.运算器和控制器 D.运算器和输入输出接口

第 22 页 共 31 页

6.要访问容量为32KB的主存储器，至少需要二进制数地址（ ） A.13位 B.14位 C.15位 D.16位 7.动态RAM的特点是（ ） A.工作中存储内容会产生变化 B.工作中需要动态地改变访存地址

C.每次读出后，需根据原存内容重写一次

D.每隔一定时间，需要根据原存内容重写一遍

8.下列存储器中可在线改写的只读存储器是（ ） A.EEPROM B.EPROM C.ROM D.RAM

9.在计算机的层次化存储器结构中，虚拟存储器是指（ ） A.将主存储器当作高速缓存使用 B.将高速缓存当作主存储器使用 C.将辅助存储器当作主存储器使用 D.将主存储器当作辅助存储器使用 10.单地址指令（ ）

A.只能对单操作数进行加工处理 B.只能对双操作数进行加工处理

C.既能对单操作数进行加工处理，也能对双操作数进行运算 D.无处理双操作数的功能

11.堆栈指针SP的内容是（ ） A.栈顶地址 B.栈顶内容 C.栈底地址 D.栈底内容 12.在同步控制方式中（ ） A.各指令的执行时间相同

B.各指令占用的机器周期数相同 C.由统一的时序信号进行定时控制 D. CPU必须采用微程序控制方式

13.CPU响应DMA请求的时间是（ ） A.必须在一条指令执行完毕 B.必须在一个总线周期结束 C.可在任一时钟周期结束 D.在判明设有中断请求之后 14.在微程序控制中，机器指令和微指令的关系是（ ） A.每一条机器指令由一条微指令来解释执行 B.每一条机器指令由一段微程序来解释执行

C.一段机器指令组成的工作程序，可由一条微指令来解释执行 D.一条微指令由若干条机器指令组成 15.微程序存放在（ ） A.主存中 B.堆栈中 C.CPU中 D.磁盘中

16.下列设备中，适合通过DMA方式与主机进行信息交换的是（ ）

第 23 页 共 31 页

A.键盘 B.电传输入机 C.针式打印机 D.磁盘 17.串行接口是指（ ）

A.接口与系统总线之间采取串行传送 B.接口与外围设备之间采取串行传送 C.接口的两侧采取串行传送 D.接口内部只能串行传送

18.向量中断的向量地址是（ ） A.通过软件查询产生 B.由中断服务程序统一产生 C.由中断源硬件提供 D.由处理程序直接查表获得 19.中断屏蔽字的作用是（ ） A.暂停外设对主存的访问 B.暂停对某些中断的响应 C.暂停对一切中断的响应 D.暂停CPU对主存的访问 20.在调相制记录方式中（ ）

A.相邻位单元交界处必须变换磁化电流方向 B.相邻位单元交界处，电流方向不变

C.当相邻两位数值相同时，交界处变换电流方向 D.当相邻两位数值不同时，交界外变换电流方向 二、名词解释题（本大题共3小题，每小题3分，共9分） 21.微程序 22.主设备 23.中断嵌套

三、简答题（本大题共5小题，每小题4分，共20分） 24.高速缓存Cache用来存放什么内容?设置它的主要目的是什么?

25.什么是堆栈?说明堆栈指针SP的作用。

26.简述微程序控制方式的基本思想。它有什么优点和缺点?

27.什么是中断?请说明它的特点和适用场合。

28.什么是串行总线?什么是并行总线?试比较它们的应用场合。 四、简单应用题(本大题共2小题，每小题9分，共18分)

29.用Booth算法计算－4×3的4位补码乘法运算，要求写出每一步运算过程及运算结果。

30.设有单总线CPU的计算机结构如图所示。试写出指令ADD(R1)，R0的执行流程。其中，(R1)表示寄存器间接寻址，R0表示寄存器寻址，指令功能为加法。

五、设计题(本大题共1小题，13分)

31.用512×4位/片的存储芯片构成2KB存储器，地址线A15～A0(低)，数据线为D7～D0，读写控

制信号为R/W，访存请求信号为MREQ，存储器芯片控制信号有CS和WE。请回答：①加至各芯片的地址线是哪几位?②分别写出四个片选信号的逻辑式。③画出存储器逻辑图(芯片级)。

第 24 页 共 31 页

计算机组成复习题

一、填空题

1. 设二进制数X=2

＋100

×（—0.10101100），用15个二进制位来表示它的浮点数，阶码用5位，其

中阶符用2位；尾数用10位，其中符号用2位（2100中的100为二进制数） （1）阶码用补码表示，尾数用原码表示的X的机器数为：

阶码00 100 ；尾数11.10101100 。

（2）阶码用移码表示，尾数用补码表示的X的机器数为：

阶码01 100 ；尾数11.01010100 。

2．生成多项式G（X）=X4+X1+X0 对应的二进制数为 10011 ，以此多项式进行CRC编码，其

校验位的位数是 4 位。

3. 微程序控制器的核心部件是存储微程序的 控制存储器 ，它一般用ROM构成。

4. 512K×16的存储器中，由64K×1的2164RAM芯片构成（芯片内是4个128×128结构），问总共需要 128 个RAM芯片，采用分散式刷新，如最大刷新间隔不超过2ms，则刷新信号的周期是 15.6μs ；若采用集中式刷新，设读写周期为0.1μs，存储器刷新一遍最少用12.8 。刷新计数器有 7位。

5. 微程序控制器中，微程序由若干条 微指令 组成，存放在控制存储器中；相应指令的第一条微指令的地址由操作码译码得到，之后下一条微指令的地址由 微指令的下址字段 指出。

6. 硬布线控制的控制器由逻辑线路直接连线产生全机所需的操作控制命令。

7. 虚拟存储器指的是主存－辅存层次，在运行时，CPU根据程序指令地址生成的地址是逻辑地址（虚地址），该地址经过转换形成物理地址（实地址）。

8.CPU可以直接访问 高速缓存（cache） 和 主存 ，但不能直接访问磁盘和光盘。

9. 构成运算器的核心部件是 算术逻辑单元 ，而该核心部件的基本逻辑结构是 超前进位加法器 ，如目前国际流行的SN74181就是这种结构。

10. 决定指令执行顺序的寄存器是 程序计数器 ，而记录指令执行结构的状态的寄存器是 标志寄存器 ，在发生中断时，它们将会被保存在 堆栈 中。

11. 设基址寄存器内容为0400H，PC的内容为2000H，则指令的地址码部分为50H，内存中部分单元的内容如下：

地址：内容 地址：内容 0050H：1200H 1200H：1550H 0400H：1300H 143FH：103FH 0450H：1400H 2050H：2400H 1050H：1150H 2400H：0400H 1150H：1500H

第 25 页 共 31 页

写出若当前指令为下列各种寻址方式时，操作数是多少？ （1）立即寻址方式：操作数为 50H 。 （2）间接寻址方式：操作数为 1550H 。 （3）基址寻址方式：操作数为 1400H 。 （4）相对寻址方式：操作数为 2400H 。

12. 主存储器容量为16MB，虚存容量为4GB，则虚拟地址为 32 位，物理地址为 24 位，如果页面大小为4KB，则页表的长度为 220 。

13. 微程序控制器中，微程序由若干条微指令组成，存放在控制存储器中；相应指令的第一条微指令的地址由 操作码译码 得到，之后下一条微指令的地址由 微指令的下址字段 指出。 14. 设X的符号为Xf，Y的符号为Yf，运算结果的符号为Sf，则判断溢出的逻辑表达式为V=XfYfSf?XfYfSf，即两个符号相同的数相运算，其运算结果符号相反则溢出。

15. 从计算机指令系统设计的角度，可将计算机分为复杂指令集系统计算机和 精简指令集计算机系统 。

16. 假设微处理器的主振频率为200MHZ，每个指令周期平均为2.5个CPU周期，每个CPU周期平均包括2个主频周期，则它的平均运算速度近似为 40 MIPS。 17. 若采用偶校验，数据0011011的校验位是 0 。

18. 某模型机如下图所示，→代表控制信号，?代表数据信号，请在横线上填入计算机硬件系统基本组成部件的名称。

A B

CPU D E C A是 运算器 B是 控制器 C是 存储器 D是 输入设备 E是 输出设备

19. 在定点运算中，当运算结果超出 机器数表达范围 时称为溢出，若用双符号S0′S0的补码表示，则当S0′S0 为 10或01 时为溢出。

20. CPU通常至少有 程序计数器（PC），指令寄存器（IR），地址寄存器（AR）、数据寄存器、程序状态字寄存器（PSW）和累加器六个寄存器。

第 26 页 共 31 页

二、选择题

1. 组成一个运算器需要多个部件，但下面所列( D )不是组成运算器的部件。 A. 状态寄存器 B. 数据总线 C. ALU D. 地址寄存器 2. 存储周期是指( D )。 A. 存储器的读出时间

B. 存储器进行连续读和写操作所允许的最短时间间隔 C. 存储器的写入时间

D. 存储器进行连续写操作所允许的最短时间间隔

3. 采用寄存器间接寻址方式，则操作数在 ( A )中。

A. 主存 B.寄存器 C. 直接存取存储器 D. 磁盘 4. 在指令格式中，采用扩展操作码设计方案的目的是 ( C )。 A. 减少指令字长度 B. 增加指令字长度 C. 保持指令字长度不变而增加指令操作的数量 D. 保持指令字长度不变而增加寻址空间 5. 设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量（用补码表示）。每当CPU从存储器取出第一个字节时，即自动完成（PC）+1→PC。若该指令的地址为2003H，要求转移到200AH地址，则该转移指令第二字节的内容应为 ( A )。 A. 05H B. 06H C. 07H D.08H 6. 关于超前进位加法器，以下叙述错误的是（ B ）。 A. 超前进位解决的问题是进位的传递速度

B. 各位的进位不仅与两个参加操作的数有关，还与低位的进位相关 C. 由于各位的操作数是同时给出的，各进位信号几乎可以同时产生 D. 运算速度高于串行进位加法器 7. 某一SRAM 芯片，其容量为1024*8位，除电源和接地端外，该芯片引脚的最小数目为 ( A )。 A. 20 B. 22 C. 25 D. 30 8. 计算机的存储系统是指（ D ）.

A. RAM B. ROM C. RAM和ROM D. CACHE、主存和辅存 9. 在微程序控制方式中，机器指令和微指令的关系是 ( B )。 A 每一条机器指令由一条微指令来解释执行

B 每一条机器指令由一段(或一个)微程序来解释执行

C 一段机器指令组成的工作程序可由一条微指令来解释执行 D 一条微指令由若干条机器指令组成

10. 为使虚存系统有效的发挥其预期的作用，所运行的程序应具有的特性是 ( A )。 A. 该程序不应含有过多的I/O操作 B. 该程序的大小不应超过实际的内存容量 C. 该程序的大小不应小于实际的内存容量 D. 该程序的指令间相关不应过多 11. 相联存储器是按 ( C )进行寻址的存储器。

A. 地址指定方式 B. 堆栈存储方式

C. 内容指定方式 D. 地址指定方式和堆栈存储方式结合 12. 假设微处理器的主振频率为50MHZ，两个时钟周期组成一个机器周期，平均三个机器周期完成一条指令，则它的平均运算速度近似为 ( C )MIPS。

A. 2 B. 3 C. 8 D.15 13. 下列叙述中，不能反映RISC特征的是 ( D ) 。

A. 简单的指令系统 B. 指令长度不可变 C. 执行每条指令所需的机器周期数的平均值小于2 D. 使用微程序控制器 14. 采用增量与下地址结合方式产生后继微指令地址，其基本思想是 ( B )。

第 27 页 共 31 页

A、 用程序计数器PC来产生后继微指令地址

B、 通过微指令顺序控制字段中由设计者指定或者由设计者指定的判断字段，控制产生后继微指令

地址；

C、 用微程序计数加MPC来产生后继微指令地址；

D、 通过指令中指定一个专门字段来控制产生后继微指令地址。

15. 微型机系统中，主机和高速硬盘进行数据交换一般采用（ D ）方式。

A. 程序中断方式 B.程序直接控制 C.通道方式 D.直接存储器存取（DMA）

16. 50多年来，计算机系统结构有了很大新发展，但原则上变化不大，习惯上仍称之为 D 机。

A.牛顿 B.爱因斯坦 C.爱迪生 D. 冯. 诺依曼 17.一条指令通常分为两个部分：______A_______和地址码。

A. 操作码 B. 微操作码 C. 控制码 D. 微地址码 18. 浮点数的表示范围和精度取决于 A 。

A. 阶码的位数和尾数的位数； B. 阶码采用的编码和尾数的位数； C. 阶码采用的编码和尾数采用的编码；D. 阶码的位数和尾数采用的编码。 19. 串行运算器是一种最简单的运算器，其运算规则是：按时间先后次序 A 。 A. 由低位到高位逐位运算 B. 由高位到低位逐位运算 C. 由低位到高位先行进位运算 D. 由高位到低位先行借位运算 20. 浮点数N=M×RE，若阶的基数R＝2，则下列补码 C 为规格化的数。 A. 0.00101110 B. 1.11001010 C. 1.01010011 D. 0.01001001

三、分析计算或设计

1. 已知 x=0.1011，y=－0.1001 ，用补码两位乘法计算x×y (要求过程) 。 2.已知 X=2-01×（+0.101101），Y=2+11×（－0.100110），求X×Y。（要求阶码用双符号位移码表示并运算，尾数用补码表示并用补码二位乘法计算）

3.设生成多项式为x3＋x1＋1，试写出对应的二进制码，并计算数据信息1010101的CRC编码。 4. 某计算机的字长为16位，存储器按字编址，访存指令如下：

15 11 10 9 8 7 0 OP M A 图1 指令格式示意图

M值 寻址方式 M值 寻址方式 0 1 立即寻址 直接寻址 2 3 间接寻址 变址寻址 4 相对寻址 寻址模式表

其中OP是操作码，M定义寻址方式（见表），A为形式地址。设PC和Rx分别为程序计数器和变址寄存器,字长为16位。问： (1) 该格式能定义多少种指令?

(2) 各种寻址方式的寻址范围为多少字?

(3) 写出各种寻址方式的有效地址EA的计算式。

第 28 页 共 31 页

5. 某微程序控制器中，采用直接控制微指令格式。已知全机共有微命令20个，可判断条件有4个，控制存储器的容量为128╳30位。设计微命令的具体格式。

6. 某机采用微程序控制方式，微指令字长24位，采用水平编码控制的微指令格式，采用断定方式，共有微命令30个，构成4个相互排斥类，各包含5个，8个，14个，3个微命令，外部条件3个。 1） 控制存储器的容量应为多少？ 2） 设计出具体微指令的具体格式。

7. 用4K╳4的动态RAM芯片设计一个32K╳8的按字节单元编址的存储器。4个32*32存储矩阵 1） 需要多少芯片？

2） 该存储器的刷新地址计数器应为多少位？

8.存储器分布图如下所示（按字节编址），现有芯片ROM 8K╳8和RAM 8K╳4，设计此存储系统，将RAM和ROM与CPU连接。 RAM1 0000H—1FFFH RAM2 2000H—3FFFH 空 4000H—5FFFH ROM 6000H—7FFFH

9. 一个组相联地址映像cache由64个存储块构成，每组包含4个存储块。主存包含4096个存储块，每块由8个字组成，每字为32位。存储器按字节编址，访存地址为字地址。 1） 写出cache的地址位数和地址格式。 2） 写出主存的地址位数和地址格式。 3） 画出组相联地址映像的示意图。

4） 主存地址18AB9H映射到cache 的哪个字块？

5）

10. 某机主存容量为1MB，采用两路组相联方式的Cache容量为64KB，每个数据块为256字节。CPU要顺序访问地址为20124H，60140H的两个内存单元中的数。已知访问开始时前CACHE的第二组（组号为1）中两块的主存字块标记如图所示。请问： 1）写出cache的地址位数和地址格式。 2）写出主存的地址位数和地址格式。

3）上述两个数能否从CACHE中读取，若能，给出实际访问的CACHE地址；若不能，请说明应该如何做，才能从CACHE中读取（LRU算法）。 组1

0号块 1号块

第 29 页 共 31 页

00100（二进制） 01011（二进制） 11.设主存容量为4MB，虚存容量1GB，页面大小为4KB。 1） 写出主存地址格式。 2） 写出虚存地址格式。 3） 页表长度为多少？

12. 设某虚拟存储器有如下快表放在相联存储器中，其容量为8个存储单元，问按如下三个虚拟地址访问，主存的实际地址码各是多少？若无法形成主存地址，将会如何处理。（均为16进制） 页号 本页在主存起始地址 42 40000 25 38000 7 96000 15 0324 6 60000 7 0128 4 40000 48 0516 15 80000 页号 页内地址 5 50000 30 70000 13. 某计算机字长16位，运算器16位，有16个通用寄存器，8种寻址方式，主存容量为64K字，指令中地址码有寻址方式字段和寄存器字段组成，试问： 7） 双操作数指令最多有多少条？ 8） 单操作数指令最多有多少条？ 9） 间接寻址的范围有多大？ 10） 直接寻址的范围有多大？

14. 某计算机字长16位，主存容量64KB，包含8个16位通用寄存器，采用单地址指令，共有100条指令，采用寄存器直接、存储器间接、变址和相对四种寻址方式，请设计该指令系统（即指令格式）并说明你的设计思想。

15. 设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量（用补码表示）。每当CPU从存储器取出第一个字节时，即自动完成（PC）+1→PC。设该指令的地址为2003H，要求转移到200AH，则转移指令的第二字节的内容为 多少？若为2008H，要求转移到2001H地址，则该转移指令第二字节的内容应为什么？

第 30 页 共 31 页

16．已知某运算器的基本结构如图所示，它具有+（加）、-（减）、M（传送）三种操作。 1） 写出图中1-12表示的运算器操作的微命令； 2） 指出相斥性微操作；

3） 若控制存储器容量为512*17，设计适合此运算器的微指令格式。

4 R1 10 5 R2 11 6 7 8 R3 12

18. 简述SRAM和DRAM的区别。

19. 简述同步控制方式和异步控制方式的区别。

20. 静态存储器（SRAM）依靠什么来存储信息？为什么称为“静态”存储器？

9 锁存器A 锁存器B ALU 1 BUS 3 2 第 31 页 共 31 页

16．已知某运算器的基本结构如图所示，它具有+（加）、-（减）、M（传送）三种操作。 1） 写出图中1-12表示的运算器操作的微命令； 2） 指出相斥性微操作；

3） 若控制存储器容量为512*17，设计适合此运算器的微指令格式。

4 R1 10 5 R2 11 6 7 8 R3 12

18. 简述SRAM和DRAM的区别。

19. 简述同步控制方式和异步控制方式的区别。

20. 静态存储器（SRAM）依靠什么来存储信息？为什么称为“静态”存储器？

9 锁存器A 锁存器B ALU 1 BUS 3 2 第 31 页 共 31 页

本文来源：https://www.bwwdw.com/article/2swg.html