—转换器报告 - 图文

专业：测控技术与仪器

中国地质大学（北京） 智能仪器仪表设计基础

读书报告

班级：10101221班 学号：1010122128

姓名：王禹 指导教师：王会敏

提交时间：2015年6月 15日

∑—△转换器

1.1∑—△的发展历史

∑—△型ADC架构源自脉冲码调制(PCM)系统的早期研发阶段，尤其是那些与称为“Δ调制”和 “差分PCM”的传输技术相关的。Δ调制最初由法国ITT实验室的E. M. Deloraine、S. Van Mierlo和B. Derjavitch于1946年发明。其原理在数年之后由荷兰的飞利浦实验室“重新发现”。该实验室的工程师于1952年和1953 年发表了一位和多位概念的首次大型研究结果。

1952年,Jage:提出Delta调制器。在调制器的前向通路中只有一个量化器,而在反馈回路中包含了一个环路滤波器,这样信号和量化噪声同时经滤波后被反馈回来,最后输出是经过滤波后的信号和量化噪声。

1950年，美国贝尔电话实验室的C. C. Cutler申请了一项关于差分PCM的重要专利，其中也涵盖了相同的重要概念。

1954年,cutler最早提出利用反馈来改善普通量化器的信噪比，这个概念是Delta转换器和∑—△转换器他们共有的一个基本概念。 1962年，Yasuda和Murakami提出∑—△调制器，即在Delta调制器的前端加入环路滤波器,并将其移入到Delta调制器的前向环路中。最简单的环路滤波器是一个积分器。这样整个系统在前向通路中包含一个积分器以及一个一位量化器，在反馈通路中包含一个DAC。由于这个系统包含了差值模块和积分模块，所以被称为Sigma一Delta调制器或者∑—△调制器。 1977年,Ritchie提出了高阶∑—△调制器，即在前向通路中将几级积分器级联，以增加环路滤波器的阶数。同时将输出信号反馈至调制器中每一个积分器输入，以防止系统的不稳定。

1986年，Hayashi等提出了MASH(multi一stagenoiseshaping)，另一种设计稳定的高阶∑—△ADCs的方法:将几级∑—△级联，前一级的量化噪声作为下一级的输入，通过对输出的数字信号的处理来消除前一级的量化噪声，最后只剩下最后一级的量化噪声被调制后输出。

近期,带通∑—△ADC开始成为研究的热点,因为它能为数字无线器件提供有效的信号处理。[4][6]

1.2∑—△转换器的工作原理

∑—△转换器是1位采样系统。∑—△转换器的功能框图如图1所示。在这个系统中，多位数据被收集，并将它们送到数字滤波器，在数字滤波器中进行一定程度的复杂数学运算。∑—△型ADC包含非常简单的模拟电子电路(一个比较器、一个基准电压源、一个开关以及一个或以上的积分器与模拟求和电路)和相当复杂的数字运算电路。这个数字电路由一个用作滤波器(通常但不总是低通滤波器)的数字信号处理器(DSP)组成。无需确切知道该滤波器的工作原理，便可领会其具体作用。要弄清楚∑—△型ADC的工作原理，需要熟悉过采样、量化噪声整形、数字滤波和抽取等概念。[1]

∑—△调制器以fs的采样速率将输入信号转换为由1和0构成的连续串行位流。1位 DAC( 数模转换器) 由串行输出数据流驱动，1位DAC的输出以负反

馈形式与时域离散的输入信号进行求和运算。根据反馈控制理论可知，如果反馈环路的增益足够大，则DAC输出的平均值(串行位流)接近输入信号的平均值。对于任意给定输入值，一个采样间隔内的1位ADC的输出数据几乎毫无意义。只有对大量样本求平均值时，才会产生有意义的值。由于一位数据输出具有明显的随机性，因此很难在时域内对Σ-Δ型调制器进行分析。如果输入信号接近正满量程，位流中的1将明显多于0。同样，如果信号接近负满量程，位流中的0将明显多于1。如果信号接近中间电平，则1和0的数量大致相等。[2][4] 模拟信号施加到∑—△转换器的输入端。这个信号应该相对比较缓慢，这是因为∑—△转换器要对输入信号进行多次采样。这种技术也被称作过采样。采样率通常比输出端口的数据速率要高几百倍。每个单独的采样会对先前的采样结果进行累加．从而得到输入采样信号的统计平均结果。

∑—△转换器可以分为4个独立的部分（外加串行接口）。需要留意的是，可以改变这个简单的框图来适合使用中的转换器，例如，你使用的转换器有可能功能增强或简化了，但是这些转换器的基本工作原理都是一样，比较好并且可行的框图如图1所示。

这幅图包含4个基本功能块：

(1)可编程增益放大器(PGA)。通过电容双倍采样技术来获得所需的增益

(2)多级电荷平衡A/D转换器。电荷通过运放外围的电容实现平衡 (3)数字低通滤波器。通常采用多级有限脉冲响应(FIR)滤波器 (4)抽样滤波器

图1∑—△转换器功能框图

1.3∑—△转换器的最大好处

∑—△转换器是一种新型的器件。通常，这种转换器以比SAR转换器低的速率采样模拟信号，但是具有更高的精度。有了这种高精度，经典的模拟前端就可以省掉。这也是数字设计切人模拟硬件设计的初衷。初期，这是通过软件控制的内部定时器、比较器和I/O接口以及外部的电阻/电容来实现，因此可以实现一

些最基本的模拟功能，如D/A转换器，A/D转换器和积分器。在第8章中有一个利用比较器、定时器和外部电阻/电容实现∑—△转换器的实例。实现这些功能是最基本的要求。在不需要很高的精度和很准确的模拟功能时，这可以很好地满足应用的需求。

集成的∑—△转换器很快填补了这种空白。由于这些器件采用CMOS工艺，同时又可以结合微控制器/处理器和存取器的功能，所以为增强这些数字功能，更多的模拟电路从双极性工艺转到CMOS。不仅是发生这种转移，CMOS器件的性能也获得提升。可以在∑—△转换器中发现的功能如图2所示。

图2∑—△转换器的成熟技术使其模拟功能能够适合不同传感器的需求，同时数字部分可以集成控制器

的数字功能。这种结合功能只适合COMS工艺。可以添加到∑—△的模块如图所示。

∑—△转换器很好地结合了模拟和数字的功能，同时这两种功能具有很好的互补性。例如，模拟缓冲器可以通过数字方式来进行控制，让它连接到或从输入级断开。在一些∑—△转换器中也有复用器，这些通道可以通过转换器的数字接口进行编程设定。

在器件的模拟方面，电压或电流参考基准基本上集成到芯片内部，从而可以实现成比例操作。成比例操作的好处是可以消除增益误差，因为电路中所有基本单元都采用同样的参考基准。这也可以用于激励传感器，同时也可以作为A/D转换器的基准。就像前面提到的，通常在转换器的前端含有。一个PGA。还有一些转换器甚至可以通过数字方式来进行控制，将缓冲器连接到或从输入级断开。

对于数字功能，所用的转换器具有串行接口，并通过它来设定转换器的不同的模式。例如，可以实现校正算法，数字滤波器可以被设置（或清除）以及向用户提供掉电等状态指示。另外，数字滤波器的截止频率可以被设置，以满足不同的应用需求。过采样还有一个好处，那就是可降低对模拟抗混叠滤波器的要求。这是∑—△的一项巨大优势，尤其是在锐截止线性相位滤波器成本非常重要的消费电子音频应用中。[1][3][6]如图3

图3：过采样、数字滤波、噪声整形和抽取

如果只是采用过采样来提高分辨率，则要让分辨率增加N位，就必须进行22N倍过采样。∑—△型转换器无需此类高过采样率，因为其不仅会限制信号通带，而且还会对量化噪声进行整形，以使此类噪声大多数位于此通带之外。[3]

1.4∑—△转换器参数——数字滤波器设定时间

∑—△转换器区别于SAR转换器的一个最基本特性参数是数字滤波器的设定时间。∑—△转换器的设定时间定义为在转换器达到可靠转换前所需的转换次数。∑—△转换器的设定时间通常为无单位整数或等于数字滤波器的阶数。例如，前面介绍的滤波器为三阶FIR滤波器的设定时间为3。很简单，三阶FIR采用3个一阶FIR滤波器串联配置。因此，这种滤波器需要3次转换才能将前一次转换保持在三级中的数据移出。这种转换过程的结果如图4所示。

在图4中，需要3个完整的转换才能使输出代码精确地表示输入信号。这种动态示例可能误导你，让你以为如果需要得到精确地转换，则需要进行3次完整的转换。然而在现实应用中不是这样的。通常进入到∑—△转换器的信号很慢，肯定比方波还慢，除非在输入端使用复用器。有一类转换器隐藏了这个转换，从而有机会导致不精确，并很容易只输出数据#3。采用这种转换的策略是使整个转换器的数据率很低，但是能够保证结果的准确性。在只需要一个结果的应用中，这种转换器就具有很多优点，在得到转换结果后，就可以关断转换器。

本文来源：https://www.bwwdw.com/article/2nnd.html