第二章_EDA流程与工具

第2章 EDA设计流程及其工具 EDA设计流程及其工具
第二章 EDA设计工具和流程2.1 2.2 FPGA／CPLD设计流程 FPGA／CPLD设计流程 ASIC及其设计流程 ASIC及其设计流程
2.32.4
常用EDA工具 常用EDA工具 EDAQuartusII概述 QuartusII概述
2.5 2.6
IP核 IP核 EDA技术发展趋势 EDA技术发展趋势
第2章 EDA设计流程及其工具 章 设计流程及其工具
本章首先介绍FPGA/CPLD开 开 本章首先介绍 发和ASIC设计的流程，然后分别 设计的流程， 发和 设计的流程 介绍与这些设计流程中各环节密 切相关的EDA工具软件，最后就 工具软件， 切相关的 工具软件 QuartusII的基本情况和 的基本情况和EDA重用 的基本情况和 重用 模块IP作一简述 作一简述。 模块 作一简述。
2.1 FPGA／CPLD设计流程 ／ 设计流程应用FPGA/CPLD的EDA开发流程 的 开发流程: 应用 开发流程 原理图/VHDL文本编辑
综合FPGA/CPLD器件和电路系统1、isp方式下载 、 方式下载 2、JTAG方式下载 、 方式下载 3、针对 、针对SRAM结构的配置 结构的配置 4、OTP器件编程 、 器件编程
功能仿真
逻辑综合器
FPGA/CPLD适配结构综合器
时序与功能 门级仿真1、功能仿真 、 2、时序仿真 、
FPGA/CPLD 编程下载
2.1.1 设计输入 原理图／HDL文本编辑 设计输入(原理图／ 文本编辑) 原理图 文本编辑1. 图形输入 原理图输入 图 形 输 入 状态图输入
波形图输入
2.1.1 设计输入 原理图／HDL文本编辑 设计输入(原理图／ 文本编辑) 原理图 文本编辑2. HDL文本输入 文本输入
这种方式与传统的计算机软件语言编辑输入基 本一致。就是将使用了某种硬件描述语言(HDL)的 本一致。就是将使用了某种硬件描述语言(HDL)的 电路设计文本， VHDL或Verilog的源程序 的源程序， 电路设计文本，如VHDL或Verilog的源程序，进行 编辑输入。 编辑输入。 可以说，应用HDL的文本输入方法克服了上述原 可以说，应用HDL的文本输入方法克服了上述原 HDL 理图输入法存在的所有弊端， EDA技术的应用和 理图输入法存在的所有弊端，为EDA技术的应用和 发展打开了一个广阔的天地。 发展打开了一个广阔的天地。
2.1.2 综合整个综合过程就是将设计者在EDA 平台上编辑 整个综合过程就是将设计者在 EDA平台上编辑 EDA 输入的HDL 文本、 原理图或状态图形描述， HDL文本 输入的 HDL 文本 、 原理图或状态图形描述 ， 依据 给定的硬件结构组件和约束控制条件进行编译、 给定的硬件结构组件和约束控制条件进行编译、 优化、转换和综合， 优化 、 转换和综合， 最终获得门级电路甚至更底 层的电路描述网表文件。由此可见， 层的电路描述网表文件 。 由此可见 ，综合器工作 必须给定最后实现的硬件结构参

数， 前 ， 必须给定最后实现的硬件结构参数 ， 它的功 能就是将软件描述与给定的硬件结构用某种网表 文件的方式对应起来，成为相应互的映射关系。 文件的方式对应起来，成为相应互的映射关系。
2.1.3 适配适配器也称结构综合器，它的功能是将由综合器产生的 适配器也称结构综合器， 网表文件配置于指定的目标器件中， 网表文件配置于指定的目标器件中，使之产生最终的下载文 JEDEC、Jam格式的文件 格式的文件。 件，如JEDEC、Jam格式的文件。适配所选定的目标器件 FPGA/CPLD芯片 必须属于原综合器指定的目标器件系列。 芯片) (FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。 逻辑综合通过后必须利用适配器将综合后网表文件针对某 一具体的目标器件进行逻辑映射操作， 一具体的目标器件进行逻辑映射操作，其中包括底层器件配 逻辑分割、逻辑优化、逻辑布局布线操作。 置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后 可以利用适配所产生的仿真文件作精确的时序仿真， 可以利用适配所产生的仿真文件作精确的时序仿真，同时产 生可用于编程的文件。 生可用于编程的文件。
2.1.4 时序仿真与功能仿真时序仿真就是接近真实器件运行特性的仿真， 就是接近真实器件运行特性的仿真， 仿真文件中己包含了器件硬件特性参数， 仿真文件中己包含了器件硬件特性参数， 因而，仿真精度高。 因而，仿真精度高。
功能仿真是直接对VHDL、原理图描述或其他 、 是直接对 描述形式的逻辑功能进行测试模拟， 描述形式的逻辑功能进行测试模拟，以了解 其实现的功能是否满足原设计的要求的过程， 其实现的功能是否满足原设计的要求的过程， 仿真过程不涉及任何具体器件的硬件特性。 仿真过程不涉及任何具体器件的硬件特性。
2.1.5 编程下载的 下载称 Program)， 通 常 ， 将 对 CPLD 的下 载称 为编 程 ( Program)， 对 FPGA 中 的 SRAM进行直接下载的方式称为配置 Configure)， 但对于OTP 进行直接下载的方式称为配置( SRAM 进行直接下载的方式称为配置 ( Configure)， 但对于 OTP FPGA的下载和对FPGA的专用配置ROM的下载仍称为编程 的下载和对FPGA的专用配置ROM的下载仍称为编程。 FPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。 FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原 FPGA 与 CPLD 的辨别和分类主要是根据其结构特点和工作原 通常的分类方法是： 理。通常的分类方法是： 将以乘积项结构方式构成逻辑行为的器件称为CPLD， 将以乘积项结构方式构成逻辑行为的器件称为CPLD，如 CPLD XC9500 Lattice 的 ispLSI 系 列 、 Xilinx 的 XC9500 系

列 、 Altera 的 MAX7000 系列和Lattice( Vantis)的Mach系列等 7000S Lattice(原 系列等。 MAX7000S系列和Lattice(原Vantis)的Mach系列等。 将以查表法结构方式构成逻辑行为的器件称为FPGA，如 将以查表法结构方式构成逻辑行为的器件称为FPGA， FPGA Xilinx的SPARTAN系列 Altera的FLEX10 系列、 10K ACEX1 系列等。 Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。
2.1.6 硬件测试
最后是将含有载入了设计的 FPGA或CPLD的硬件系统进行统一 FPGA或CPLD的硬件系统进行统一 测试， 测试，以便最终验证设计项目在 目标系统上的实际工作情况， 目标系统上的实际工作情况，以 排除错误，改进设计。 排除错误，改进设计。
2.2 ASIC及其设计流程 及其设计流程ASIC(Application Specific Integrated Circuits，专用集成电路) Circuits，专用集成电路) 是相对于通用集成电路而 言的，ASIC主要指用于某 言的，ASIC主要指用于某 一专门用途的集成电路器 ASIC分类大致可分为 件。ASIC分类大致可分为 数字ASIC 模拟ASIC ASIC、 ASIC和数 数字ASIC、模拟ASIC和数 模混合ASIC ASIC。 模混合ASIC。
ASIC
数字 ASIC
混合 ASIC
模拟 ASIC
2.2.1 ASIC设计方法 设计方法按版图结构及制造方法分，有半定制(Semi-custom)和全 按版图结构及制造方法分，有半定制(Semi-custom)和全 定制(Full-custom)两种实现方法 两种实现方法。 定制(Full-custom)两种实现方法。全定制方法 是一种基于晶体管级的，手工 设计版图的制造方法。 全定制法 半定制法 ASIC设计方法 设计方法
半定制法 是一种约束性设计方式，约 束的目的是简化设计 ，缩短设计周期，降 低设计成本，提高设 计正确率。 门阵列法 标准单元法 可编程逻辑器件法
2.2.2 一般 一般ASIC设计的流程 设计的流程
系统规格说明
系统划分
逻辑设计与综合
版图验证
版图设计
综合后仿真
参数提取与后仿真
制版、 制版、流片
芯片测试
2.3 常用 常用EDA工具 工具本节主要介绍当今广泛使用的以开发FPGA和CPLD为主的 本节主要介绍当今广泛使用的以开发FPGA和CPLD为主的 FPGA EDA工具 及部分关于ASIC设计的EDA工具。 工具， ASIC设计的EDA工具 EDA工具，及部分关于ASIC设计的EDA工具。 EDA工具大致可以分为如下5个模块： EDA工具大致可以分为如下5个模块： 工具大致可以分为如下 设计输入编辑器 HDL综合器 综合器 仿真器
适配器(或布局布线器 适配器 或布局布线器) 或布局布线器
下载器
2.3 常用 常用EDA工具 工具2.3.1 设计输入编辑器 2.3.2 HDL综合器 综合器 性能良好的FPGA/CPLD设计的 设计的HDL综合器有如下三种： 综合器有如下三种： 性能良好的 设计的 综合器有如下三种Synopsys公司的 公司的FPGA Compiler、FPGA Express

综合器。 综合器。 公司的 、 综合器 Synplicity公司的 公司的Synplify Pro综合器。 综合器。 公司的 综合器 Mentor子公司 子公司Exemplar Logic的LeonardoSpectrum综合器。 综合器。 子公司 的 综合器
综合器的使用也有两种模式： 综合器的使用也有两种模式： 图形模式和命令行模式(Shell模式 。 模式)。 图形模式和命令行模式 模式
2.3 常用 常用EDA工具 工具2.3.3 仿真器 按处理的硬件描述语言类型分， 仿真器可分为： 按处理的硬件描述语言类型分，HDL仿真器可分为： 仿真器可分为(1) (2) (3) (4) VHDL仿真器。 仿真器。 仿真器 Verilog仿真器。 仿真器。 仿真器 Mixed HDL仿真器 混合 仿真器(混合 仿真器， 仿真器 混合HDL仿真器，同时处理 仿真器 同时处理Verilog与VHDL)。 与 。 其他HDL仿真器 针对其他 仿真器(针对其他 语言的仿真)。 其他 仿真器 针对其他HDL语言的仿真 。 语言的仿真
按仿真的电路描述级别的不同， 按仿真的电路描述级别的不同，HDL仿真器可以单独或综 仿真器可以单独或综 合完成以下各仿真步骤： 合完成以下各仿真步骤：(1) 系统级仿真。 系统级仿真。 (2) 行为级仿真。 行为级仿真。 (3) RTL级仿真。 级仿真。 级仿真 (4) 门级时序仿真。 门级时序仿真。
2.3 常用 常用EDA工具 工具2.3.4 适配器 布局布线器) 适配器(布局布线器 布局布线器 适配器的任务是完成目标系统在器件上的布局布线。 适配器的任务是完成目标系统在器件上的布局布线。适 配，即结构综合通常都由可编程逻辑器件的厂商提供的专 门针对器件开发的软件来完成。 门针对器件开发的软件来完成。这些软件可以单独或嵌入 在厂商的针对自己产品的集成EDA开发环境中存在。 开发环境中存在。 在厂商的针对自己产品的集成 开发环境中存在
2.3.5 下载器 编程器) 下载器(编程器 编程器
EDA工具软件1、ALTERA： MAX+PLUSII、QUARTUSII
2、LATTICE： isp EXPERT SYSTEM、 isp Synario ispDesignExpert SYSTEM ispCOMPILER、PAC-DESIGNER3、XILINX： FOUNDATION、ISE 4、FPGA Compiler、FPGA Express、Synplify、 Leonardo Spectrum ... EDA公司 ： CADENCE、EXEMPLAR、 MENTOR GRAPHICS、OrCAD、SYNOPSYS、 SYNPLICITY、VIEWLOGIC、...
2.4 QuartusII概述 概述Quartus II是Altera提供的 提供的FPGA/CPLD开发集成环境 是 提供的 开发集成环境
QuartusII设计流程 设计流程
2.5 IP核 核Property)就是知识产权核或知识产 IP(Intellectual Property)就是知识产权核或知识产 权模块的意思， EDA技术和开发中具有十分重要的地位 技术和开发中具有十分重要的地位。 权模块的意思，在EDA技术和开发中具有十分重要的地位。 软 IP
IP核 核
固 IP
硬 IP
--用 等硬件描述语言描述的功能块， 软 IP-- 用 VHDL

等硬件描述语言描述的功能块 ， 但是并不 -等硬件描述语言描述的功能块 涉及用什么具体电路元件实现这些功能。 涉及用什么具体电路元件实现这些功能。 --完成了综合的功能块 固IP--完成了综合的功能块。 --完成了综合的功能块。 --供设计的最终阶段产品 硬IP--供设计的最终阶段产品：掩膜。 --供设计的最终阶段产品：掩膜。
EDA技术的发展趋势 2. 6 EDA技术的发展趋势超大规模集成电路的集成度和工艺水平不断提高。 超大规模集成电路的集成度和工艺水平不断提高。 市场对系统的集成度不断提出更高的要求。 市场对系统的集成度不断提出更高的要求。 高性能的EDA工具 其自动化和智能化程度不断提高， 高性能的 EDA工具， 其自动化和智能化程度不断提高 ， EDA 工具， 为嵌入式系统设计提供了功能强大的开发环境。 为嵌入式系统设计提供了功能强大的开发环境。 计算机硬件平台性能大幅度提高，为复杂的SoC SoC设计 计算机硬件平台性能大幅度提高 ， 为复杂的 SoC 设计 提供了物理基础。 提供了物理基础。
习题二
习题2 习题2-1 习题2 习题2-2 习题2 习题2-3
叙述EDA的FPGA/CPLD设计流程。 叙述EDA的FPGA/CPLD设计流程。 EDA 设计流程 IP是什么？IP与EDA技术的关系是什么？ IP是什么？IP与EDA技术的关系是什么？ 是什么 技术的关系是什么 叙述ASIC的设计方法。 的设计方法。 叙述 的设计方法
习题2 设计中有什么用处？ 习题2-4 FPGA/CPLD在ASIC设计中有什么用处？ 在 设计中有什么用处 习题2 简述在基于FPGA/CPLD的EDA设计流程 习题2-5 简述在基于 的 设计流程 中所涉及的EDA工具，及其在整个流程中的作用。 工具， 中所涉及的 工具 及其在整个流程中的作用。


本文来源：https://www.bwwdw.com/article/2lal.html