EDA技术实验报告

更新时间:2023-09-26 12:24:01 阅读量: 综合文库 文档下载

说明:文章内容仅供预览,部分内容可能不全。下载后的文档,内容与下面显示的完全一致。下载之前请确认下面内容是否您想要的,是否完整无缺。

实验一 2选1多路选择器VHDL设计

一、实验目的:

熟悉利用MAX+plusⅡ的VHDL文本设计流程全过程,学习简单组合逻辑电路的设计、多层次电路的设计、仿真和硬件测试。

二、实验内容:

按照MAX+plusⅡ的文本输入设计方法与流程完成2选1多路选择器的输入(mux21a.vhd)和仿真测试等步骤,给出仿真波形图。最后在实验系统上进行硬件测试,实际验证本项设计的功能。

三、实验步骤:

1、 根据2选1多路选择器的工作原理,编写2选1的VHDL源程序,并输入计算机,mux21a.vhd文件名将源程序存盘。2选1多路选择器的参考程序如下:

ENTITY mux21a IS PORT (a, b, s : IN BIT;

Y : OUT BIT);

END ENTITY mux21a;

ARCHITECTURE one OF mux21a IS BEGIN

PROCESS(a,b,s) BEGIN

IF S='0' THEN y<=a; ELSE y<=b;

END IF; END PROCESS;

END ARCHITECTURE one;

2、 对mux21a.vhd文件编译后,再进行波形仿真,完成输入信号a、b、s 输入电平的设置,启动仿真器Simulator,观察输出波形的情况,波形如下:

四、实验心得:

通过第一节实验课,熟悉了实验的环境并做了一个简单的程序,进行时序仿真,通过波形来观察程序的真正的功能,为以后的实验打下基础。

实验二 双2选1多路选择器VHDL设计

一、实验目的:

利用MAX+plusⅡ的VHDL文本设计流程全过程,利用mux21a设计双2选1多路选择器。

二、实验内容:

利用第一节课做的mux21a,将它看成是一个元件,利用元件例化语句设计双2选1多路选择器,进行仿真并给出仿真波形图。最后在实验系统上进行硬件测试,实际验证本项设计的功能。

三、实验步骤:

1、 利用2选1多路选择器,并将其与将要设计的程序放在同一目录中,编写双2选1的VHDL源程序,并输入计算机,将源程序存盘。双2选1多路选择器的参考程序如下:

LIBRARY IEEE ;

USE IEEE.STD_LOGIC_1164.ALL ; ENTITY MUXK IS

PORT (a1,a2,a3,s0,s1 : IN STD_LOGIC ; outy : OUT STD_LOGIC ); END ;

ARCHITECTURE one OF MUXK IS COMPONENT mux21a PORT (a,b,s : IN STD_LOGIC ;

y : OUT STD_LOGIC ); END COMPONENT; SIGNAL tmp: STD_LOGIC; BEGIN

U1: mux21a PORT MAP(a=>a2,b=>a3,s=>s0,y=>tmp) U2:mux21a PORT MAP(a=>a1,b=>tmp,s=>s1,y=>outy)

END ARCHITECTURE one;

2、 对muxk.vhd文件编译后,再进行波形仿真,完成输入信号及输入电平的设置,启动仿真器Simulator,观察输出波形的情况,波形如下:

四、实验心得:

通过第一节实验课,熟悉了实验的环境并做了一个简单的程序,将其运用在第二个程序中,强调了例化语句的应用。

实验三 D触发器的VHDL设计

一、实验目的:

熟悉利用MAX+plusⅡ的VHDL文本设计流程全过程,学习简单时序电路的设计、仿真和硬件测试,管脚下载。

二、实验内容:

按MAX+plusⅡ的文本输入设计方法与流程完成D触发器的VHDL设计、软件编译、仿真分析、硬件测试及详细实验过程。

D触发器的VHDL设计的参考程序如下:

LIBRARY IEEE ;

USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF1 IS

PORT (CLK : IN STD_LOGIC ; D : IN STD_LOGIC ; Q : OUT STD_LOGIC ); END ;

ARCHITECTURE bhv OF DFF1 IS BEGIN

SIGNAL Q1 : STD_LOGIC ; PROCESS (CLK) BEGIN

IF CLK'EVENT AND CLK = '1'

本文来源:https://www.bwwdw.com/article/2hqd.html

Top