“数字电子技术”作业(1) - 图文

第1章作业

1.1为了将600份文件顺序编码，如果采用二进制代码，最少需要用几位？如果改用八进制或十六进制代码，则最少各需要用几位？ 解：10位 4位 3位

1.4将下列二进制数转换为等值的十进制数。 （1）（101.011）2 ；（3）（1111.1111）2。

解（1）（101.011）2 =5.375 （3）（1111.1111）2 =15.9375 1.5将下列二进制数转换为等值的八进制数和十六进制数。 （2）（1001.1101）2；（4）（101100.110011）2。 解：（2）（1001.1101）2=11.64Q=9DH （4）（101100.110011）2=54.63Q=26.CCH 1.6将下列十六进制数转换为等值的二进制数。 （1）（8.C）16；（3）（8F.FF）16。

解：（8.C）16=（1000.1111）2 （3）（8F.FF）16=（1000.1111.11111111）2

1.9将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点以后4位有效数字。

（2）（188.875）10；（4）（174.06）10。

解：（188.875）10=（10111100.1110）2=（BC.E）16 （174.06）10=（10101110.1001）2=（AE.0F.）16 1.14用二进制补码运算计算下列各式。式中的4位二进制数是不带符号位的绝对值。如果和为负数，请求出负数的绝对值。（提示：所用补码的有效位数应足够表示代数和的最大绝对值。）

（2）1101+1011；（4）1101-1011；（6）1011-1101；（8）-1101-1011。 解：2）1101+1011；（4）1101-1011；（6）1011-1101；（8）-1101-1011。

第2章作业

2.4已知逻辑函数的真值表如表P2.4（a）、（b）所示，试写出对应的逻辑函数式。

M 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 N 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 P 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 1 0 0 1 1 0 0 0 1 1 1 1 1 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 1 1 0 1 0 0 0 表P2.4（a） 表P2.4（b）

解：Y=ABC+ABC+ABC

Z=M’N’PQ+M’NPQ’+M’NPQ+MN’PQ+MNP’Q’+MNP’Q+MNPQ’+MNPQ 2.7写出图P2.7（a）、（b）所示电路的输出逻辑函数式。

图P2.7

解：Y1=[(A+B)’C]’+(C’D)’ Y2=[(AB’)’E+(B’CD)’E]’

2.8已知逻辑函数Y的波形图如图P2.8所示，试求Y的真值表和逻辑函数式。

图P2.8

解：Y=ABC’+AB’C+A’BC

2.10将下列各函数式化为最小项之和的形式。 （1）Y?A?BC?AC?B?C （3）Y?A?B?CD

（5）Y?LM??MN??NL?

(1)Y=A'BC+AC+B'C=A'BC+A(B+B’)C+(A+A’)B'C =A'BC+ABC+AB’C+AB’C+A’B'C=∑m(1,5,6,7) (3)Y=A+B+CD =∑m(3,4,5,6,7,8,9,10,11,12,13,14,15) (5)Y=LM'+MN'+NL'=∑m(1,3,4,5,6)

2.12将下列逻辑函数式化为与非–与非形式，并画出全部由与非逻辑单元组成的逻辑电路图。

（2）Y??A??B??A?B??C??BC?

?????（4）Y?A?BC????AB???A?B??BC? ???解：(2)Y=(A'+B)(A+B')C+(BC)‘=(A’B’C+ABC+B’+C’)’’=((A’B’C)’(ABC)’ B’’

C’’)’

(4)Y=A(BC)'+((AB')'+A'B'+BC)‘=(AB’+AC’)’’=((AB’)’(AC’)’)’

2.13将下列逻辑函数式化为或非–或非形式，并画出全部由或非逻辑单元组成的逻辑电路图。

（1）Y?AB?C?BC?

（3）Y??ABC??B?C?D??A?B?D

解：(1)Y=AB'C+BC‘=(A+B)(B’+C’)(B+C)=((A+B)’+(B’+C’)’+(B+C)’)’ (3)Y=(ABC'+B'C)'D'+A'B'D=(((ABC'+B'C)'D'+A'B'D)’)’

= ((ABC'+B'C+D)(A+B+D’))’ = (ABC'+AD+B’CD’+BD)’ =((A’+B’+C)’+(A’+D’)’+(B+C’+D)’+(B’+D’))’

2.15用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式。 （2）Y?AB?C?A??B?C? （4）Y?AB?CD?ABD?AC?D

?????（6）Y?AC?C?D?A?B??BC??B??AD??CE?

??（8）Y?A??B?C???A?B??C??A?B?C?

（10） Y?AC?AC?D?AB?E?F?B?D?E??BC?DE??BC?D?E?ABE?F

??A?B?AB?A解：?B (2)Y?AB'C?A'?B?C' ?AB'C?(AB'C)'?1 反演律互补律

?1 (4)Y?AB'CD?ABD?AC'D?AD(B'C?B?C')?AD(B'C?(B'C)')?AD1?AD'?(A'BCAB')'互补律01律分配律反演律 互补律

(6)Y?AC(C'D?A'B)?BC((B'?AD)'?CE)'

互补反演律

?0?BC(B'?A)(B'?D)(C'?E')

?ABCDE' (8)Y?A?(B?C')'(A?B'?C)(A?B?C) 反演互补 ?A?B'C(A?C)?A?B'C 展开并吸收

(7)Y?AC'?ABC?ACD'?CD

分配律

?A(C'?BC?CD')?CD 消因子 ?A(C'?D')?AB?CD 反演 ?A(CD)'?CD?AB 消因子消项?CD?A?AB吸收?A?CD

2.17用卡诺图化简法化简以下逻辑函数。 （2）Y2?AB?C?BC?A?BC?D （4）Y4(A,B,C,D)?解:

(2)Y2=AD+BC’D+AB’C

?m(0,1,2,3,4.6,8,9,10,11,14)

(4)Y4=B’+CD’+A’D’

2.22将下列具有约束项的逻辑函数化为最简与或形式。 （2）Y2??A?C?D??A?B?CD??AB?C?D，给定约束条件为

?AB?CD??AB?CD?ABC?D??ABC?D?ABCD??ABCD?0。

（4）Y4??AB??B?CD????A?B??B??C??，给定约束条件为

?ABC?ABD?ACD?BCD?0。

解：

(2)B’D’+C’D’

(4)C+A’B’

第3章作业

3.8试画出图P3.8（a）、（b）两个电路的输出电压波形，输入电压波形如图（c）所示。

6.21画出用两片同步十进制计数器74160接成同步三十一进制计数器的接线图。可以附加必要的门电路。74160的逻辑图和功能表见图6.3.21和表6.3.4。

图6.3.21

6.32用JK触发器和门电路设计一个4位格雷码计数器，它的状态转换表应如表P6.32所示。

计数 顺序 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Q3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 电路状态 Q2 Q1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 Q0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 进位 输出C 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0

表P6.32

6.34设计一个控制步进电动机三相六状态工作的逻辑电路。如果用1表示电机绕组导通，0表示电机绕组截止，则三个绕组ABC的状态转换图应如图P6.34所示，M为输入控制变量，当M=1时为正转，M=0时为反转。

P6.34

第7章作业

7.3

试用

2

片

1024×8

位的

ROM

组成

1024×8

位的存储器。

7.5试用4片2114（1024×4位的RAM）和3线﹣8线译码器74HC138（见图4.3.8）组成4096×4位的RAM。

7.6试用16片2114（1024×4位的RAM）和3线﹣8线译码器74HC138（见图4.3.8）组成8K×8位的RAM。

7.9用16×4位的ROM设计一个将两个2位二进制数相乘的乘法器电路，列出ROM的数

据表，画出存储矩阵的点阵图。

7.14图P7.14是用16×4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路，ROM的数据表如表P7.14所示。试画出在CLK信号连续作用下D3、D2、D1和D0输出的电压波形，并说明它们和CLK信号频率之比。

A3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 地址输入 A2 A1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 D3 1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 数据输出 D2 D1 1 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 D0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

表P7.14

P7.14

第8章作业

8.2试分析图P8.2的与-或逻辑阵列，写出Y1、Y2与A、B、C、D之间的逻辑关系式。

图P8.2

8.5试分析图P8.5给出的用PAL16R4构成的时序逻辑电路，写出电路的驱动方程、状态方程、输出方程，画出电路的状态转换图。工作时，11脚接低电平。

本文来源：https://www.bwwdw.com/article/2dn8.html