计算机组成原理20套原题及答案

本科生期末试卷一

一．选择题(每小题1分，共10分)

1．计算机系统中的存贮器系统是指______。

A RAM存贮器

B ROM存贮器

C 主存贮器

D 主存贮器和外存贮器

2．某机字长32位，其中1位符号位，31位表示尾数。若用定点小数表示，则最大正小数为______。

A +（1 – 2-32）

B +（1 – 2-31）

C 2-32

D 2-31

3．算术/ 逻辑运算单元74181ALU可完成______。

A 16种算术运算功能

B 16种逻辑运算功能

C 16种算术运算功能和16种逻辑运算功能

D 4位乘法运算和除法运算功能

4．存储单元是指______。

A 存放一个二进制信息位的存贮元

B 存放一个机器字的所有存贮元集合

C 存放一个字节的所有存贮元集合

D 存放两个字节的所有存贮元集合；

5．相联存贮器是按______进行寻址的存贮器。

A 地址方式

B 堆栈方式

C 内容指定方式

D 地址方式与堆栈方式

6．变址寻址方式中，操作数的有效地址等于______。

A 基值寄存器内容加上形式地址（位移量）

B 堆栈指示器内容加上形式地址（位移量）

C 变址寄存器内容加上形式地址（位移量）

D 程序记数器内容加上形式地址（位移量）

7．以下叙述中正确描述的句子是：______。

A 同一个CPU周期中，可以并行执行的微操作叫相容性微操作

B 同一个CPU周期中，不可以并行执行的微操作叫相容性微操作

C 同一个CPU周期中，可以并行执行的微操作叫相斥性微操作

D 同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作

8．计算机使用总线结构的主要优点是便于实现积木化，同时______。

A 减少了信息传输量

B 提高了信息传输的速度

C 减少了信息传输线的条数

D 加重了CPU的工作量

9．带有处理器的设备一般称为______设备。

A 智能化

B 交互式

C 远程通信

D 过程控制

10.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数

据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N

个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每

秒______次中断请求。

A．N / （NX + Y） B. N / （X + Y）N C .min[1 / X ,1 / Y] D. max[1 / X ,1 / Y]

二．填空题（每小题3分，共24分）

1．存储A.______并按B.______顺序执行，这是C.______型计算机的工作原理。

2．移码表示法主要用于表示A.______数的阶码E，以利于比较两个B.______的大小和

C.______操作。

3．闪速存储器能提供高性能、低功耗、高可靠性及A.______能力，为现有的B.______体

系结构带来巨大变化，因此作为C.______用于便携式电脑中。

4．寻址方式按操作数的A.______位置不同，多使用B.______和C.______型,前者比后者执

行速度快。

5．微程序设计技术是利用A.______方法设计B.______的一门技术。具有规整性、可维护

性、C .______等一系列优点。

6．衡量总线性能的重要指标是A.______，它定义为总线本身所能达到的最高B.______。PCI

总线的带宽可达C.______。

7．显示适配器作为CRT和CPU的接口，由A. ______存储器，B. ______控制器，C. ______

三部分组成。

8．DMA技术的出现使得A. ______可通过B. ______直接访问C. ______。

三．应用题

1.（11分）设机器字长32位，定点表示，尾数31位，数符1位，问：

（1）定点原码整数表示时，最大正数是多少？最大负数是多少？

（2）定点原码小数表示时，最大正数是多少？最大负数是多少？

2.（11分）设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期T = 200ns,数

据总线宽度为64位，总线周期τ = 50ns .问顺序存储器和交叉存储器的带宽各是多少？

3.（11分）指令格式如下所示，OP为操作码字段，试分析指令格式特点。

1

2

4. （11分）已知某机采用微程序控制方式，其存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制微

程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：

（1） 微指令中的三个字段分别应多少位？

（2） 画出对应这种微指令格式的微程序控制器逻辑框图。

5． （11分）画出PCI 总线结构图，说明三种桥的功能。

6． （11分）某机用于生产过程中的温度数据采集，每个采集器含有8位数据缓冲寄存器一个，比较器一个，能与给定范围

比较，可发出“温度过低”或“温度过高”的信号，如图B1.1所示。主机采用外设单独编址，四个采集器公用一个设备码，共用一个接口，允许采用两种方式访问：

（1） 定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。

（2） 中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求，主机应能判别是哪一个采集器请求，是温度过

低或过高。

请拟定该接口中有哪些主要部件（不要求画出完整的连线图），并概略说明在两

种方式下的工作原理。

图B1.1

本科生期末试卷 二

一． 选择题（每小题1分，共10分）

1 六七十年代，在美国的______州，出现了一个地名叫硅谷。该地主要工业是______它也是______的发源地。

A 马萨诸塞 ，硅矿产地，通用计算机

B 加利福尼亚，微电子工业，通用计算机

C 加利福尼亚，硅生产基地，小型计算机和微处理机

D 加利福尼亚，微电子工业，微处理机

2 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是______。

A 阶符与数符相同为规格化数

B 阶符与数符相异为规格化数

C 数符与尾数小数点后第一位数字相异为规格化数

D 数符与尾数小数点后第一位数字相同为规格化数

3 定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是______。

A -215 ~ +（215 -1）

B -（215 –1）~ +（215 –1）

C -（215 + 1）~ +215

D -215 ~ +215

4 某SRAM 芯片，存储容量为64K ×16位，该芯片的地址线和数据线数目为______。

A 64，16

B 16，64

C 64，8

D 16，6 。

5 交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。

A 模块式，并行，多个

B 模块式串行，多个

C 整体式，并行，一个

D 整体式，串行，多个

6 用某个寄存器中操作数的寻址方式称为______寻址。

A 直接

B 间接

C 寄存器直接

D 寄存器间接

7 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m 个并行部件的CPU 相比，一个 m 段流水CPU______。

A 具备同等水平的吞吐能力

B 不具备同等水平的吞吐能力

C 吞吐能力大于前者的吞吐能力

D 吞吐能力小于前者的吞吐能力

8 描述PCI 总线中基本概念不正确的句子是______。

A HOST 总线不仅连接主存，还可以连接多个CPU

B PCI 总线体系中有三种桥，它们都是PCI 设备

C 从桥连接实现的PCI 总线结构不允许许多条总线并行工作

D 桥的作用可使所有的存取都按CPU 的需要出现在总线上

9 计算机的外围设备是指______。

A 输入/输出设备

B 外存储器

C 远程通信设备

D 除了CPU 和内存以外的其它设备

10 中断向量地址是：______。

A 子程序入口地址

B 中断服务例行程序入口地址

C 中断服务例行程序入口地址的指示器

D 中断返回地址

二. 填空题 （每题3分，共24分）

1 为了运算器的A. _____，采用了B. _____进位，C. _____乘除法流水线等并行措施。

2 相联存储器不按地址而是按A. ______访问的存储器，在cache 中用来存放B. ______，在虚拟存储器中用来存放C. ______。

3 一个较完善的指令系统应包含A. ______类指令，B. ______类指令，C. ______类指令，程序控制类指令，I/O 类指令，字

3 符串类指令，系统控制类指令。

4 硬布线器的设计方法是：先画出A. ______流程图，再利用B. ______写出综合逻辑表达式，然后用C. ______等器件实现。

5 当代流行的标准总线内部结构包含A. ______总线，B. ______总线，C. ______总线，

公用总线。

6 磁表面存储器主要技术指标有A.______，B. ______，C. ______，数据传输率。

7 DMA 控制器按其A. ______结构，分为B. ______型和C. ______型两种。

8 {（26）16∪（63）16}○

+（135）8 的值为A. ______。 三 .应用题

1. （11分）求证： [ X · Y ]补=[X]补 ? （-Y 0 +∑=n

i 1 Y i ? 2-i ）

2. （11分）某计算机字长16位，主存容量为64K 字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、

直接、基值、相对）设计指令格式。

3. （11分）如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：

（1） 当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？

（2） 当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？

（3） 当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？

图B2.1

4. （11分）假设某计算机的运算器框图如图B2.2所示，其中ALU 为16位的加法器（高电平工作），S A 、S B 为16位锁存器，

4个通用寄存器由D 触发器组成，O 端输出，

图B2.2

其读写控制如下表所示：

（2）画出ADD，SUB两条微指令程序流程图。

5.（11分）画出单机系统中采用的三种总线结构。

6.（11分）试推导磁盘存贮器读写一块信息所需总时间的公式。

本科生期末试卷三

一．选择题（每小题1分，共10分）

1．冯·诺依曼机工作的基本方式的特点是______。

A 多指令流单数据流

B 按地址访问并顺序执行指令

C 堆栈操作

D 存贮器按内容选择地址

2．在机器数______中，零的表示形式是唯一的。

A 原码

B 补码

C 移码

D 反码

3．在定点二进制运算器中，减法运算一般通过______来实现。

A 原码运算的二进制减法器

B 补码运算的二进制减法器

C 原码运算的十进制加法器

D 补码运算的二进制加法器

4. 某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是______。

A 0—4M

B B 0—2MB

C 0—2M

D 0—1M

5．主存贮器和CPU之间增加cache的目的是______。

A 解决CPU和主存之间的速度匹配问题

B 扩大主存贮器容量

C 扩大CPU中通用寄存器的数量

D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

6．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用______。

A 堆栈寻址方式

B 立即寻址方式

C 隐含寻址方式

D 间接寻址方式

7．同步控制是______。

A 只适用于CPU控制的方式

B 只适用于外围设备控制的方式

C 由统一时序信号控制的方式

D 所有指令执行时间都相同的方式

8．描述PCI 总线中基本概念不正确的句子是______。

A.P CI 总线是一个与处理器无关的高速外围设备

B.PCI总线的基本传输机制是猝发或传送

C. PCI 设备一定是主设备

D. 系统中只允许有一条PCI总线

9．CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为______。

A 512K

B B 1MB

C 256KB

D 2MB

10．为了便于实现多级中断，保存现场信息最有效的办法是采用______。

A 通用寄存器

B 堆栈

C 存储器

D 外存

二．填空题（每小题3分，共24分）

1．在计算机术语中，将运算器和控制器合在一起称为A. ______，而将B. ______和存储器

合在一起称为C. ______。

2．数的真值变成机器码可采用A. ______表示法，B. ______表示法，C.______表示法，移

码表示法。

3．广泛使用的A. ______和B. ______都是半导体随机读写存储器。前者的速度比后者快，

但C. ______不如后者高。

4．形式指令地址的方式，称为A.______方式，有B. ______寻址和C. ______寻址。

5. CPU从A. ______取出一条指令并执行这条指令的时间和称为B. ______。由于各种指

令的操作功能不同，各种指令的指令周期是C. ______。

6.微型机算计机的标准总线从16位的A. ______总线，发展到32位的B. ______总线和C.

______总线，又进一步发展到64位的PCI总线。

7．VESA标准是一个可扩展的标准，它除兼容传统的A. ______等显示方式外，还支持B.

______像素光栅，每像素点C. ______颜色深度。

8．中断处理过程可以A. ______进行。B. ______的设备可以中断C. _____的中断服务程序。

三.应用题

1.（11分）已知x = - 0.01111 ，y = +0.11001，

求[ x ]补，[ -x ]补，[ y ]补，[ -y ]补，x + y = ？，x – y = ？

4

5 2. （11分）假设机器字长16位，主存容量为128K 字节，指令字长度为16位或32位，共有128条指令，设计计算机指令格

式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。

3. （11分）某机字长32位，常规设计的存储空间≤32M ，若将存储空间扩至256M ，请提出一种可能方案。

4. (11分)图B3.1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM 最大容量为16384

字（字长18位），数据存贮器DM 最大容量是65536字（字长16位）。各寄存器均有“打入”（R in ）和“送出”（R out ）控制命令，但图中未标出。

图B3.1

设处理机格式为：

10（（R i ） + X ）→AC 1，其中（（R i ）+ X ）部分通过寻址方式指向数据存贮器，现取R i 为R

1。试画出ADD 指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。

5．（11分）总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出

读数据的时序图来说明。

6．（11分）图B3.2是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行几重

中断？并分析图B3.2的中断过程。

图B3.2

本科生期末试卷 四

一． 选择题（每小题1分，共 10分）

1. 现代计算机内部一般采用二进制形式，我国历史上的______即反映了二值逻辑的思想，它最早记载在______上，距今

以有约______千年。

A. 八卦图、论衡、二

B. 算筹、周脾算经、二

C. 算筹、九章算术、一

D.八卦图、周易、三

2. 定点字长的字，采用2的补码表示时，一个字所能表示的整数范围是______。

A .–128 ~ +127 B. –127 ~ +127 C. –129 ~ +128 D.-128 ~ +128

3.下面浮点运算器的描述中正确的句子是：______。

A. 浮点运算器可用阶码部件和尾数部件实现

B. 阶码部件可实现加、减、乘、除四种运算

C. 阶码部件只进行阶码相加、相减和比较操作

D. 尾数部件只进行乘法和减法运算

4. 某计算机字长6位，它的存贮容量是64K ，若按字编址，那么它的寻址范围是______

A. 0 ~ 64K

B. 0 ~32K

C. 0~64KB

D. 0 ~32k

5. 双端口存储器在______情况下会发生读/写冲突。

A. 左端口与右端口的地址码不同

B. 左端口与右端口的地址码相同

6 C. 左端口与右端口的数据码不同

D. 左端口与右端口的数据码相同

6. 寄存器间接寻址方式中，操作数处在______。

A. 通用寄存器

B. 主存单元

C. 程序计数器

D. 堆栈

7. 微程序控制器中，机器指令与微指令的关系是______。

A. 每一条机器指令由一条微指令来执行

B. 每一条机器指令由一段微指令编写的微程序来解释执行

C. 每一条机器指令组成的程序可由一条微指令来执行

D. 一条微指令由若干条机器指令组成

8. 描述 PCI 总线中基本概念不正确的句子是______。

A. PCI 总线是一个与处理器无关的高速外围设备

B. PCI 总线的基本传输机制是猝发或传送

C. PCI 设备一定是主设备

D. 系统中只允许有一条PCI 总线

9. 一张3.5寸软盘的存储容量为______MB ，每个扇区存储的固定数据是______。

A. 1.44MB ，512B

B. 1MB ，1024B C .2MB ， 256B D .1.44MB ，512KB

10. 发生中断请求的条件是______。

A. 一条指令执行结束

B. 一次 I/O 操作结束

C. 机器内部发生故障

D. 一次DMA 操作结束

二 填空题（每小题3分，共24分）

1. 2000年超级计算机浮点最高运算速度达到每秒A.______次。我国的B. ______号计算机的运算速度达到C. ______次，

使我国成为美国、日本后第三个拥有高速计算机的国家。

2. 一个定点数由A. ______和B. ______两部分组成。根据小数点位置不同，定点数有

C. ______和纯整数之分。

3. 对存储器的要求是A. ______，B. ______，C. ______。为了解决这三方面的矛盾

计算机采用多级存储体系结构。

4. 指令系统是表征一台计算机性能的重要因素，它的A. ______和B. ______不仅影

响到机器的硬件结构，而且也影响到C. ______。

5. 当今的CPU 芯片除了包括定点运算器和控制器外，还包括A. ______，B. ______

运算器和C. ______管理等部件。

6. 总线是构成计算机系统的A. ______，是多个B. ______部件之间进行数据传送的

C. ______通道

7. 每一种外设都是在它自己的A 。______控制下进行工作，而A 则通过B. ______和C. ______相连并受C 控制。

8. 在计算机系统中，CPU 对外围设备的管理处程序查询方式、程序中断方式外，还

有A. ______方式，B. ______方式，和C. ______方式。

三. 应用题

1．（11分）设[x]补 =x 0.x 1x 2…x n 。 求证：x = -x 0 +∑=n

i 1x i 2-i

2．（11分）指令格式如下所示，其中OP 为操作码，试分析指令格式特点。

3．（200ns ，求cache/主存的效率和平均访

问时间。

4．（11分）某计算机有8条微指令I 1—I 8，每条微指令所包含的微命令控制信号见下表

，a —j 分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段

格式。

5．（11分） （1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟

频率为33MHZ ，求总线带宽是多少？（2）如果一个总线中并行传送64位数据，总线频率升为66MHZ ，求总

线带宽是多少？

6．（11分） 磁盘、磁带、打印机三个设备同时工作。磁盘以20μs 的间隔发DMA 请求，磁带以30μs 的间隔发DMA 请求，打印机以120μs 的间隔发DMA 请求，假设DMA 控制器每完成一次DMA 传输所需时间为2μs ，画出多路DMA 控制器工作时空图。

本科生期末试卷 五

一． 选择题（每题1分，共10分）

1．对计算机的产生有重要影响的是：______。

A 牛顿、维纳、图灵

B 莱布尼兹、布尔、图灵

C 巴贝奇、维纳、麦克斯韦

D 莱布尼兹、布尔、克雷

2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是______。

A 11001011

B 11010110

C 11000001

D 11001001

3．按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是______。

A 全串行运算的乘法器

B 全并行运算的乘法器

C 串—并行运算的乘法器

D 并—串型运算的乘法器

4．某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是______。

A 0—16M

B B 0—8M

C 0—8MB

D 0—16MB

5．双端口存储器在______情况下会发生读/ 写冲突。

A 左端口与右端口的地址码不同

B 左端口与右端口的地址码相同

C 左端口与右端口的数据码相同

D 左端口与右端口的数据码不同

6．程序控制类指令的功能是______。

A 进行算术运算和逻辑运算

B 进行主存与CPU之间的数据传送

C 进行CPU和I / O设备之间的数据传送

D 改变程序执行顺序

7．由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期

通常用______来规定。

A 主存中读取一个指令字的最短时间

B 主存中读取一个数据字的最长时间

C 主存中写入一个数据字的平均时间

D 主存中读取一个数据字的平均时间

8．系统总线中控制线的功能是______。

A 提供主存、I / O接口设备的控制信号响应信号

B 提供数据信息

C 提供时序信号

D 提供主存、I / O接口设备的响应信号

9．具有自同步能力的记录方式是______。

A NRZ0

B NRZ1

C PM

D MFM

10．IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送，它的数据传输率可以是

______。

A 100兆位/ 秒

B 200兆位/ 秒

C 400兆位/ 秒

D 300兆位/ 秒

二．填空题（每题3分，共24分）

1．Cache是一种A. ______存储器，是为了解决CPU和主存之间B. ______不匹配而采用

的一项重要硬件技术。现发展为多级cache体系，C. ______分设体系。

2．RISC指令系统的最大特点是：A. ______；B. ______;C. ______种类少。只有取数/ 存

数指令访问存储器。

3．并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。

概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。

4. 为了解决多个A. ______同时竞争总线，B. ______必须具有C. ______部件。

5. 软磁盘和硬磁盘的A. ______原理与B. ______方式基本相同，但在C. ______和性能上

存在较大差别。

6．选择型DMA控制器在A. ______可以连接多个设备，而在B. ______只能允许连接一个

设备，适合于连接C. ______设备。

7．主存与cache的地址映射有A. ______、B. ______、C. ______三种方式。其中组相连

方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来

说较为理想。

8．流水CPU是以A. ______为原理构造的处理器，是一种非常B. ______的并行技术。目

前的C. ______微处理器几乎无一例外的使用了流水技术。

三．应用题

1.（11分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为

50ns,主存为250ns,求cache / 主存系统的效率和平均访问时间。

2.（11分）某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达

式。

（1）串行进位方式（2）并行进位方式

3.（11分）图B5.1所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端和B组跨接端之间分别

进行接线。74LS139是 2 ：4译码器，使能端G接地表示译码器处于正常译码状态。

7

8 要求：完成A 组跨接端与B 组跨接端内部的正确连接，以便使地址译码电路按图的要求正确寻址。

图B5.1

4. （11分）运算器结构如图B

5.2所示，R 1 ，R 2，R 3 是三个寄存器，A 和B 是两个三选一的多路开关，通路的选择由AS 0 ,AS 1

和BS 0 ，BS 1端控制，例如BS 0BS 1 = 11时，选择R 3 ，BS 0BS 1 = 01时，选择R 1……，ALU 是算术 / 逻辑单元。S 1S 2为它的两个操作控制端。其功能如下：

图B5.2

S 1S 2 = 00时，ALU 输出 = A

S 1S 2 = 01时，ALU 输出 = A + B

S 1S 2 = 10时，ALU 输出 = A – B

S 1S 2 = 11时，ALU 输出 = A ⊕B

请设计控制运算器通路的微指令格式。

5. （11分）集中式仲裁有几种方式？画出独立请求方式的逻辑图，说明其工作原理。

6. （11分）单级中断中，采用串行排队链法来实现具有公共请求线的中断优先级识别，请画出中断向量为001010，001011，

001000三个设备的判优识别逻辑图。

本科生期末试卷六

一． 选择题（每小题1分，共10分）

1． 完整的计算机应包括______。

A 运算器、存储器、控制器 ；

B 外部设备和主机 ；

C 主机和实用程序 ；

D 配套的硬件设备和软件系统 ；

2． 用64位字长（其中1位符号位）表示定点小数时，所能表示的数值范围是______。

A [ 0，264 – 1 ]

B [ 0，263 – 1 ]

C [ 0，262 – 1 ]

D [ 0，263 ]

3． 四片74181ALU 和1片74812CLA 器件相配合，具有如下进位传递功能______。

A 行波进位 ；

B 组内先行进位，组间先行进位 ；

C 组内先行进位，组间行波进位 ；

D 组内行波进位，组间先行进位 ；

4． 某机字长32位，存储容量为 1MB ，若按字编址，它的寻址范围是______。

A 0—1M

B 0—512KB

C 0—256K

D 0—256KB

5． 某一RAM 芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是______。

A 23

B 25

C 50

D 19

6．堆栈寻址方式中，设A 为通用寄存器，SP 为堆栈指示器，M SP 为SP 指示器的栈顶单元，如果操作的动作是：（A ）→M SP ，（SP ）- 1 →SP ，那么出栈的动作应是______。

A （M SP ）→A ， （SP ） + 1→SP ；

B （SP ） + 1→SP ，（M SP ）→A ；

C （SP ） - 1→SP ，（M SP ）→A ；

D （M SP ）→A ，（SP ） - 1→SP ；

7．指令周期是指______。

A CPU 从主存取出一条指令的时间 ；

B CPU 执行一条指令的时间 ；

C CPU 从主存取出一条指令加上CPU 执行这条指令的时间 ；

D 时钟周期时间 ；

8．在______的微型计算机系统中，外设可和主存贮器单元统一编址 ，因此可以不使用I /

O 指令。

A 单总线

B 双总线

C 三总线

D 多总线

9 9．在微型机系统中，外围设备通过______与主板的系统总线相连接。

A 适配器

B 设备控制器

C 计数器

D 寄存器

10．CD —ROM 光盘的标准播放时间为60分钟。在计算模式1情况下，光盘的存储容量为

______。

A 601M

B B 527MB

C 630MB

D 530MB

二． 填空题（每小题3分，共24分）

1．计算机的硬件包括A.______，B.______，C.______适配器，输入输出部分。

2．按IEEE764标准，一个浮点数由A.______，阶码E ，尾数m 三部分组成。其中阶码E

的值等于指数的B.______加上一个固定C.______。

3．存储器的技术指标有A.______，B.______，C.______，存储器带宽。

4．指令操作码字段表征指令的A.______，而地址码字段指示B.______。微小型机多采用

C.______混合方式的指令格式。

5. CPU 中至少有如下六类寄存器，除了A.______寄存器，B.______计数器，C.______寄存器外，还应有通用寄存器，状态条件寄存器，数据缓冲寄存器。

6．总线有A.______特性，B.______特性，电气特性，C.______特性。

7．不同的CRT 显示标准所支持的最大A.______和B.______数目是C.______的。

8．中断处理需要有中断A.______，中断B.______产生，中断C.______等硬件支持。

三.应用题

1. （11分）设有两个浮点数 N 1 = 2j1 × S 1 , N 2 = 2j2 × S 2 ,其中阶码2位，阶符1位，尾数四位，数符一位。设 ：j 1 = (-10 )2 ,S 1

= ( +0.1001)2

j 2 = (+10 )2 ,S 2 = ( +0.1011)2

求：N 1 ×N 2 ，写出运算步骤及结果，积的尾数占4位，要规格化结果，用原码阵列乘法器求尾数之积。

2. （11分）已知某8位机的主存采用半导体存贮器，地址码为18位，若使用4K ×4位RAM 芯片组成该机所允许的最大主存空

间，并选用模块条的形式，问：

（1） 若每个摸条为32K ×8位，共需几个模块条？

（2） 每个模块内共有多少片RAM 芯片？

（3） 主存共需多少RAM 芯片？CPU 如何选择各模块条？

3. （11分）图B6.1是某SRAM 的写入时序，其中R / W 是读 、写命令控制线，当R / W 线为低电平时，存贮器按给定地址

把数据线上的数据写入存贮器。请指出图中时序的错误，并画出正确的写入时序。

图B6.1

4. （11分）某计算机有如下部件：ALU ，移位器，主存M ，主存数据寄存器MDR ，主存地址寄存器MAR ，指令寄存器IR ，通用

寄存器R 0——R 3 ，暂存器C 和D 。

（1） 请将各逻辑部件组成一个数据通路，并标明数据流向。

（2） 画出“ADD R 1，（

（

R 1）+（

（R 2））→R 1。

ALU

B6.2

5. （11分）集中式仲裁有几种方式？画出计数器定时查询方式的逻辑结构图，说明其工作原理。

6. （11分）刷存的主要性能指标是它的带宽。实际工作时显示适配器的几个功能部分要争用刷存的带宽。假定总带宽的50%

用于刷新屏幕，保留50%带宽用于其他非刷新功能。

（1） 若显示工作方式采用分辨率为1024×768，颜色深度为3B ，帧频（刷新速率）为72HZ ，计算总带宽。

（2） 为达到这样高的刷存带宽，应采取何种技术措施？

本科生期末试卷七

一 选择题（每小题1分,共10分）

1．至今为止，计算机中的所有信息仍以二进制方式表示的理由是______。

A ．节约元件；

B 运算速度快；

C 物理器件的性能决定 ；

D 信息处理方便；

2．用32位字长（其中1位符号位）表示定点小数是，所能表示的数值范围是______。

A [0，1 – 2-32]

B [0，1 – 2-31]

C [0，1 – 2-30]

D [0，1]

10 3．已知X 为整数，且[X]补 = 10011011，则X 的十进制数值是______。

A +155

B –101

C –155

D +101

4．贮存器是计算机系统的记忆设备，它主要用来______。

A 存放数据

B 存放程序

C 存放数据和程序

D 存放微程序

5．某微型机算计系统 ，其操作系统保存在软盘上，其内贮存器应该采用______。

A RAM

B ROM

C RAM 和ROM

D CCP

6．指令系统采用不同寻址方式的目的是______。

A 实现存贮程序和程序控制；

B 缩短指令长度，扩大寻址空间，提高编程灵活性；

C 可直接访问外存；

D 提供扩展操作码的可能并降低指令译码的难度；

7．在CPU 中跟踪指令后继地址的寄存器是______。

A 主存地址寄存器

B 程序计数器

C 指令寄存器

D 状态条件寄存器

8．系统总线地址的功能是______。

A 选择主存单元地址；

B 选择进行信息传输的设备；

C 选择外存地址；

D 指定主存和I / O 设备接口电路的地址；

9．CRT 的颜色数为256色，则刷新存储器每个单元的字长是______。

A 256位

B 16位

C 8位

D 7位

10．采用DMA 方式传送数据时，每传送一个数据就要用一个______时间。

二、填空题（每小题3分，共24分）

1.指令格式中，地址码字段是通过A.______来体现的，因为通过某种方式的变换，可以给

出 B.______地址。常用的指令格式有零地址指令、单地址指令、C.______三种.

2.为运算器构造的A.______,运算方法中常采用B.______加减法C.______乘除法或补码乘

除法.

3.双端口存储器和多模块交叉存储器属于A.______存储器结构.前者采用B.______技术,后

者采用C.______技术.

4.堆栈是一种特殊的A.______寻址方式,它采用B.______原理.按结构不同,分为C.______

和存储器堆栈.

5.硬布线控制器的基本思想是:某一微操作控制信号是A.______译码输出,B.______信号和

C.______信号的逻辑函数.

6.当代流行的标准总线追求与A.______、B.______、C.______无关的开发标准。

7.CPU 周期也称为A.______；一个CPU 周期包含若干个B.______。任何一条指令的指令

周期至少需要C.______个CPU 周期。

8.DMA 方式采用下面三种方法：①A.______访内；②B.______；③C.______交替访内。

三．应用题

1．(11分)求证： - [y]补 = +[-y]补

2．（11分）什么是闪速存储器？它有那些特点？

3．（11分）指令格式如下所示，OP 为操作码字段，试分析指令格式的特点。

15 10 7 4 3 0

4．（11分）某机运算器框图如图B7.1所示，其中ALU 由通用函数发生器组成，M 1—M 3为多路开关，采用微程序控制，若用

微指令对该运算器要求的所有控制信号进行微指令编码的格式设计，列出各控制字段的编码表。

图B7.1

5．（11分）PCI 总线周期类型可指定多少种总线命令？实际给出多少种？请说明存储器读 / 写总线周期的功能。

6．（11分）试分析图B7.2所示写电流波形属于何种记录方式。

图B7.2

本科生期末试卷八

一．选择题（每小题1分，共10分）

1．某寄存器中的值有时是地址，因此只有计算机的______才能识别它。

A 译码器

B 判断程序

C 指令

D 时序信号

2．用16位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是______。

A [ 0，216– 1 ]

B [ 0，215– 1 ]

C [ 0，214– 1 ]

D [0，215 ]

3．在定点运算器中，无论采用双符号位还是单符号位，必须有______，它一般用______来

实现。

A 译码电路，与非门；

B 编码电路，或非门；

C 溢出判断电路，异或门；

D 移位电路，与或非门；

4．某SRAM芯片，其容量为512×8位，除电源端和接地端外，该芯片引出线的最小数目

应为______。

A 23

B 25

C 50

D 19

5．以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最

高的是______。

A DRAM

B SRAM

C 闪速存储器

D EPROM

6．指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现______。

A 堆栈寻址；

B 程序的条件转移；

C 程序的无条件转移；

D 程序的条件转移或无条件转移；

7．异步控制常用于______作为其主要控制方式。

A 在单总线结构计算机中访问主存与外围设备时；

B 微型机的CPU控制中；

C 组合逻辑控制的CPU中；

D 微程序控制器中；

8．多总线结构的计算机系统，采用______方法，对提高系统的吞吐率最有效。

A 多口存贮器；

B 提高主存的速度；

C 交叉编址多模块存贮器；

D 高速缓冲存贮器；

9．磁盘驱动器向盘片磁层记录数据时采用______方式写入。

A 并行

B 串行

C 并行—串行

D 串行—并行

10．IEEE1394所以能实现数据传送的实时性，是因为______。

A 除异步传送外，还提供等步传送方式；

B 提高了时钟频率；

C 除优先权仲裁外，还提供均等仲裁，紧急仲裁两种总线仲裁方式；

二．填空题（每小题3分，共24分）

1．RISC CPU是克服CISC机器缺点的基础上发展起来的，它具有的三个基本要素是：（1）

一个有限的A.______；（2）CPU配备大量的B.______；（3）强调C.______的优化。

2．总线仲裁部件通过采用A.______策略或B.______策略，选择其中一个主设备作为总线的下一次主方，接管C.______。

3.重写行光盘分A.______和B.______两种，用户可对这类光盘进行C.______信息。

4.多路行DMA控制器不仅在A.______上而且在B.______上可以连接多个设备，适合于连

接C.______设备。

5．多个用户公享主存时，系统应提供A.______。通常采用的方法是B.______保护和C.______

保护，并用硬件来实现。

6．在计算机系统中，多个系统部件之间信息传送的公共通路称为A.______。就其所传送

信息的性质而言，在公共通路上传送的信息包括数据、B.______、C.______信息。

7．设D为指令中的形式地址，I为基址寄存器，PC为程序计数器。若有效地址E = （PC）

+ D，则为A.______寻址方式；若E = （I）+ D ，则为B.______；若为相对间接寻址

方式，则有效地址为C.______。

8．在进行浮点加减法运算时，需要完成A.______、尾数求和、B.______、合入处理和C.______

等步骤。

三．应用题

1.(11分)设[x]补=x0.x1x2…x n。求证：

[x]补=2x0+x，其中x0={

0 1,0

1 0,1

>= >

-

> >

x

x

2.(11分)某机字长16位，使用四片74181组成算术/ 逻辑运算单元，设最低位序号标注为第0位，（1）写出第5位的进位信

号C6的逻辑表达式。

（2）估算产生C6所需的最长时间。

（3）估算最长求和时间。

11

3.（11分）如图B8.1表示用快表（页表）的虚实地址转换条件，快表放在相联存贮

器中，其容量为8个存贮单元，问：

（1）当CPU按虚地址1去访问主存时主存的实地址码是多少？

（2）当CPU按虚地址2去访问主存时主存的实地址码是多少？

（3）当CPU按虚地址3去访问主存时主存的实地址码是多少？

图B8.1

4.（11分）图B8.2给出了微程序控制的部分微指令序列，图中每一框代表一条微指令。分支点a由指令寄存器I R5，I R6两位

决定，分支点b由条件码标志c决定。现采用断定方式实现微程序的程序控制，已知微地址寄存器长度为8位，要求：（1）设计实现该微指令序列的微指令字顺序控制字段的格式。

（2）画出微地址转移逻辑图。

图B8.2

5.（11分）某磁盘存贮器转速为3000转/ 分，共有4个记录面，每毫米5道，每道记录信息为12288字节，最小磁道直径

为230mm，共有275道。问：

（1）磁盘存贮器的容量是多少？

（2）最高位密度与最低位密度是多少？

（3）磁盘数据传输率是多少？

（4）平均等待时间是多少？

（5）给出一个磁盘地址格式方案。

6.（11分）画出程序中断方式基本接口示意图，简要说明Im, IR ,EI , RD, BS五个触发器的作用。

本科生期末试卷九

一．选择题（每小题1分，共10分）

1．八位微型计算机中乘除法大多数用______实现。

A 软件

B 硬件

C 固件

D 专用片子

2．在机器数______中，零的表示是唯一的。

A 原码

B 补码

C 移码

D 反码

3．某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是______。

A 23

B 25

C 50

D 19

4．某机字长32位，存储容量64MB，若按字节编址，它的寻址范围是______。

A 0—8M

B 0—16MB

C 0—16MB

D 0—8MB

5．采用虚拟存贮器的主要目的是______。

A 提高主存贮器的存取速度；

B 扩大主存贮器的存贮空间，并能进行自动管理和调度；

C 提高外存贮器的存取速度；

D 扩大外存贮器的存贮空间；

12

13 6． 算术右移指令执行的操作是______。

A 符号位填0，并顺次右移1位，最低位移至进位标志位 ；

B 符号位不变，并顺次右移1位，最低位移至进位标志位 ；

C 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 ；

D 符号位填1，并顺次右移1位，最低位移至进位标志位 ；

7． 微程序控制器中，机器指令与微指令的关系是______。

A 每一条机器指令由一条微指令来执行 ；

B 每一条机器指令由一段用微指令编成的微程序来解释执行 ；

C 一段机器指令组成的程序可由一条微指令来执行 ；

D 一条微指令由若干条机器指令组成 ；

8． 同步传输之所以比异步传输具有较高的传输频率是因为同步传输______。

A 不需要应答信号 ；

B 总线长度较短 ；

C 用一个公共时钟信号进行同步 ；

D 各部件存取时间较为接近 ；

9． 美国视频电子标准协会定义了一个VGA 扩展集，将显示方式标准化，这称为著名的______显示模式。

A A VGA

B SVGA

C VESA EGA

10.CPU 响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器PC 内容，而不是由软件完成，主要是为了_______。

A 能进入中断处理程序，并能正确返回源程序 ；

B 节省主存空间 ；

C 提高处理机速度 ；

D 易于编制中断处理程序 ；

二． 填空题（每小题3分，共24分）

1． 多媒体CPU 是带有A.______技术的处理器。它是一种B._______技术，特别适合于

C.______处理。

2．总线定时是总线系统的核心问题之一。为了同步主方、从方的操作，必须制订A.______。

通常采用B.______定时和C.______定时两种方式。

3．通道与CPU 分时使用A.______，实现了B.______内部数据处理和C.______并行工作。

4．74181是采用先行进位方式的4位并行加法器，74182是实现A.______进位的进位逻辑。

若某计算机系统字长为64位，每四位构成一个小组，每四个小组构成一个大组，为实

现小组内并行、大组内并行，大组间串行进位方式，共需要B.______片74181和C.______

片74182。

5．动态半导体存贮器的刷新一般有A.______、B.______和C.______三种方式。

6．存贮器堆栈中，需要一个A.______，它是B.______CPU 中的一个专用寄存器，指定的

C.______就是堆栈的

D.______。

7．2000年超级计算机最高运算速度达到A.______次。我国的B.______号计算机的运算速

度达到 3840亿次，使我国成为C.______之后，第三个拥有高速计算机的国家。

8．一个定点数由A.______和B.______两部分组成。根据小数点位置不同，定点数有纯小

数和C.______两种表示方法。

三. 应用题

1. (11分）已知：x= 0.1011，y = - 0.0101，求 ：[ 21x]补，[ 41 x]补，[ - x ]补，[21y]补，[4

1y]补，[ - y ]补 。 2. （11分）用16K × 1位的DRAM 芯片构成64K × 8位的存贮器。要求：

（1） 画出该寄存起组成的逻辑框图。

（2） 设存贮器读 / 写周期均为0.5μs ，CPU 在1μs 内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大

时间间隔是多少？对全部存贮单元刷新一遍，所需实际刷新时间是多少？

3. （11分）指令格式如下所示，OP 为操作码字段，试分析指令格式的特点。

15 10 7 4 3 0

4. （AC ，一个状态条件寄存器，各部分之间的连线表示数据通路，

箭头表示信息传送方向。

（1） 标明图中四个寄存器的名称。

（2） 简述指令从主存取到控制器的数据通路。

（3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。

14

图B9.1

5. （11分）试推导磁盘存贮器读写一块信息所需总时间的公式。

6. （11分）如图B9.2所示的系统中断机构是采用多级优先中断结构，设备A 连接于最高优先级，设备B 次之，设备C 又次

之。要求CPU 在执行完当前指令时转而对中断请求进行服务，现假设：T DC 为查询链中每个设备的延迟时间，T A 、T B 、T C 分别为设备A 、B 、C 的服务程序所需的执行时间，T S 、T R 为保存现场和恢复现场所需时间。

试问：在此环境下，此系统在什么情况下达到中断饱和？即在确保请求服务的三个设备都不会丢失信息的条件下，允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令指令执行完毕。

图B9.2

本科生期末试卷 十

一． 选择题（每小题1分，共10分）。

1． 我国在______年研制成功了第一台电子数字计算机，第一台晶体管数字计算机于______年完成。

A 1946， 1958

B 1950， 1968

C 1958，1961

D 1959， 1965

2． 定点16位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围______。

A - 215 — +（215 – 1）

B -（215 – 1）— +（215 – 1）

C -（215 + 1）— +215

D -215 — +215

3． 定点计算器用来进行_______。

A 十进制数加法运算 ；

B 定点数运算 ；

C 浮点数运算 ；

D 既进行定点数运算也进行浮点数运算；

4． 某DRAM 芯片，其存储容量为512K ×8位，该芯片的地址线和数据线数目为______。

A 8， 512

B 512， 8

C 18， 8

D 19， 8

5． 双端口存储器所以能高速进行读 / 写，是因为采用______。

A 高速芯片

B 两套相互独立的读写电路

C 流水技术

D 新型器件

6． 二地址指令中，操作数的物理位置可安排在______。

A 栈顶和次栈顶

B 两个主存单元

C 一个主存单元和一个寄存器

D 两个寄存器

7． 在某CPU 中，设立了一条等待（WAIT ）信号线，CPU 在存储器周期中T 的φ的下降沿采样WAIT 线，请在下面的叙述中选出正确描述的句子：______。

A 如WAIT 线为高电平，则在T 2周期后不进入T 3周期，而插入一个T W 周期 ；

B T W 周期结束后，不管WAIT 线状态如何，一定转入了T 3周期 ；

C T W 周期结束后，只要WAIT 线为低，则继续插入一个T W 周期，直到WAIT 线变高，

才转入T 3周期 ；

D 有了WAIT 线，就可使CPU 与任何速度的存贮器相连接，保证CPU 与存贮器连接

时的时序配合；

8．描述Future bus +总线中基本概念不正确的句子是______。

A Future bus + 总线是一个高性能的同步总线标准 ；

B 基本上是一个异步数据定时协议 ；

C 它是一个与结构、处理器、技术有关的开发标准 ；

D 数据线的规模在32位、64位、128位、256位中动态可变 ；

9．CD —ROM 光盘是______型光盘，可用做计算机的______存储器和数字化多媒体设备。

A 重写， 内

B 只读， 外

C 一次， 外

D 多次， 内

10．在单级中断系统中，CPU一旦响应中断，则立即关闭______标志，以防本次中断服

务结束前同级的其他中断源产生另一次中断进行干扰。

A 中断允许

B 中断请求

C 中断屏蔽

D 中断保护

二．填空题(每小题3分，共24分)

1．对存储器的要求是A.______，B.______，C.______。为了解决这方面的矛盾，计算机采用多级存储体系结构。

2．指令系统是表征一台计算机A.______的重要因素，它的B.______和C.______不仅直接影响到机器的硬件结构而且也影响到系统软件。

3．CPU中至少有如下六类寄存器A.______寄存器，B.______计数器，C.______寄存器，通用寄存器，状态条件寄存器，缓冲寄存器。

4．当代流行的标准总线追求与A.______、B.______、C.______无关的开发标准。

5．VESA标准是一个可扩展的标准，它除兼容传统的A.______等显示方式外，还支持B.______ 象素光栅，每像素点C.______颜色深度。

6．中断处理要求有中断A.______，中断B.______产生，中断C.______等硬件支持。

7．存储A.______，并按B.______顺序执行，这是C.______型计算机的工作原理。

8．若[ x1 ]补= 11001100，[x2 ]原= 1.0110 ，则数x1和x2的十进制数真值分别是A.______和B.______。

三．（11分）如图B10.1所示，某SRAM的写入时序图，其中R / W 是读写命令控制线，当R / W线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中写入时序的错误，并画出正确的写入时序图。

图 B 10.1

四.（11分）由S，E，M三个域组成的一个32位二进制字所表示的非零规格化浮点数x，其值表示为：

x = （-1 ）S×（1.M ）× 2E – 128

问：其所表示的规格化的最大正数、最小正数、最大负数、最小负数是多少？

五.（11分）某计算机的数据通路如图B10.2所示，其中M—主存，MBR—主存数据寄存器，MAR—主存地址寄存器，R0-R3—通用寄存器，IR—指令寄存器，PC—程序计数器（具有自增能力），C、D--暂存器，ALU—算术逻辑单元（此处做加法器看待），移位器—左移、右移、直通传送。所有双向箭头表示信息可以双向传送。

请按数据通路图画出“ADD（R1），（R2）+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1中，目的操作数寻址方式为自增型寄存器间接寻址（先取地址后加1）。

图 B 10.2

六.（11分）如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,试画出时序产生器逻辑图。

七.（11分）已知cache / 主存系统效率为85% ，平均访问时间为60ns，cache 比主存快4倍，求主存储器周期是多少？cache 命中率是多少？

八.（11分）某I / O系统有四个设备：磁盘（传输速率为500000位/ 秒），磁带（200000位/秒），打印机（2000位/秒）， CRT （1000位/秒），试用中断方式，DMA方式组织此I / O系统。（画出包括CPU部分总线控制在内的I / O方式示意图，并略作文字说明）。

本科生期末试卷十一

一．选择题（每小题1分，共10分）

1．目前大多数集成电路生产中，所采用的基本材料为______。

A.单晶硅

B.非晶硅

C.锑化钼

D.硫化镉

2.用16位字长（其中一位符号位）表示定点小数时，所能表示的数值范围是______。

A.0≤│N│≤1-2-（16+1）

B.0≤│N│≤1-2-16

C.0≤│N│≤1-2-（16-1）

D.0≤│N│≤1

3.运算器虽有许多部件组成，但核心部件是______。

A.数据总线

B.算术逻辑运算单元

C.多路开关

D.累加寄存器

4.某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。

A.0--1M

B.0--4MB

C.0--4M

D.0--1MB

15

5.常用的虚拟存贮系统由______两级存贮器组成，其中辅存是大容量的磁表面存贮器。

A.主存-辅存

B.快存-主存

C.快存-辅存

D.通用寄存器-主存

6.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用______。

A.堆栈寻址方式

B.立即寻址方式

C.隐含寻址方式

D.间接寻址方式

7.为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。

A.用程序计数器PC来产生后继微指令地址

B.用微程序计数器μPC来产生后继微指令地址

C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D.通过指令中指定一个专门字段来控制产生后继微指令地址

8.描述PCI总线中基本概念不正确的句子是______。

A.PCI总线是一个与处理器无关的高速外围总线

B.PCI总线的基本传输机制是猝发式传送

C.PCI设备一定是主设备

D.系统中只允许有一条PCI总线

9. 为了使设备相对独立，磁盘控制器的功能全部转移到设备中，主机与设备间采用______接口。

A.SCSI

B.专用

C.ESDI

D.RISC

10．I/O标准接口SCSI中，一块主适配器可以连接______台具有SCSI接口的设备。

A.6

B.7

C.8

D.10

二．填空题（每小题3分，共24分）

1．IEEE754标准，一个浮点数由A______、阶码E、尾数M三个域组成。其中阶码E的值等于指数的B______加上一个固定C______。

2．相联存储器不按地址而是按A______访问的存储器，在cache中用来存放B______，在虚拟存储器中用来存放C______。

3．指令操作码字段表征指令的A______，而地址码字段指示B______。微小型机中多采用C______混合方式的指令格式。

4．CPU从A______取出一条指令并执行这条指令的时间和称为B______。由于各种指令的操作功能不同，各种指令的时间和是不同的，但在流水线CPU中要力求做到C______。

5．微型计算机的标准总线从16位的A______总线发展到32位的B______总线，又进一步发展到64位的C______总线。

6．显示适配器作为CRT和CPU的接口由A______存储器、B______控制器、C______三部分组成。

7．根据地址格式不同，虚拟存贮器分为A______、B______和C______三种。

8．CPU从主存取出一条指令并执行该指令的时间叫做A______，它常用若干个B______来表示，而后者又包含有若干个C______。

三．应用题

1．（11 分）图B11.1为某ALU部件的内部逻辑图，图中S

0、S

1

为功能选择控制端，Cin为最低位的进位输入端，A（A

1

-A

4

）

和B（B

1-B

4

）是参与运算的两个数，F（F

1

-F

4

）为输出结果，试分析在S

，S

1

，Cin各种组合条件下输出F和输入A，B，

Cin的算术关系。

图B11.1

2．（11分）设有两个浮点数x=2Ex×S

x ，y=2Ey×S

y

，Ex=(-10)

2

,Sx=(+0.1001)

2

,Ey=(+10)

2

,Sy=(+0.1011)

2

。若尾数4位，数符1位，

阶码2位，阶符1位，求x+y=？并写出运算步骤及结果。

3．（11分）机字长32位，常规设计的存储空间≤32M，若将存储空间扩展到256M，请提出一种可能方案。

4．（11分）今有4级流水线分别完成取值、指令译码并取数、运算、送结果四步操作，

今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。

请问：（1）流水线的操作周期应设计为多少？

（2）若相邻两条指令发生数据相关，而且在硬件上不采取措施，那么第二条指令要推迟多少时间进行。

（3）如果在硬件设计上加以改进，至少需推迟多少时间？

5．（11分）画出PCI总线结构框图，说明HOST总线、PCI总线、LAGACY总线的功能。

6．（11分）若设备的优先级依次为CD-ROM、扫描仪、硬盘、磁带机、打印机，请用标

准接口SCSI进行配置，画出配置图。

16

本科生期末试卷十二

一. 选择题（每小题1分，共10分）

1．没有外存贮器的计算机监控程序可以存放在______。

A RAM

B ROM

C RAM 和ROM

D CPU

2．如果浮点数用补码表示，则判断下列哪一项的运算结果是规格化数______。

A 1.11000

B 0.01110

C 1.00010 D0.01010

3．在定点二进制运算其中，减法运算一般通过______来实现

A 原码运算的二进制减法器

B 补码运算的二进制减法器

C 补码运算的十进制加法器

D 补码运算的二进制加法器

4．某计算机字长32位，其存储容量为4 MB，若按半字编址，它的寻址范围是______。

A 0——4M

B B 0——2MB

C 0——2M

D 0——1MB

5．在虚拟存贮器中，当程序正在执行时，由______完成地址映射。

A 程序员

B 编译器

C 装入程序

D 操作系统

6．指令系统中采用不同寻址方式的目的主要是______。

A 实现存贮程序和程序控制

B 缩短指令长度，扩大寻址空间，提高编程灵活性

C 可以直接访问外存

D 提供扩展操作码的可能并降低指令译码难度

7．同步控制是______。

A只适用于CPU控制的方式 B 只适用于外围设备控制的方式

C 由统一时序信号控制的方式

D 所有指令执行时间都相同的方式

8．以下描述中基本概念不正确的句子是______。

A PCI 总线不是层次总线

B PCI 总线采用异步时序协议和分布仲裁策略

C FUTURE BUS+总线能支持64位地址

D FUTUR

E BUS+总线适合于高成本的较大规模计算机系统

9．用于笔记本电脑的外存储器是______。

A 软磁盘

B 硬磁盘

C 固态盘

D 光盘

10．周期挪用方式常用于______方式的输入/输出中。

A DMA

B 中断

C 程序传送

D 通道

二填空题（每小题3分，共24分）

1 2000年，超级计算机最高运算速度达到A______次。我国的B______号计算机的运算速度达到C______次，使我国成为

美国日本之后第三个拥有高速计算机的国家。

2 为运算器构造的A______运算方法中通常采用B______加减法C______乘除法或补码乘除法。

3 闪速存储器能提供高性能、低功耗、高可靠性以及A______能力，为现有的B______体系结构带来巨大变化，因此作为

C______用于便携式电脑中。

4 形成指令地址的方式，称为A______，有B______寻址和C______寻址两种。

5 当今的 CPU芯片除了包括定点运算器和控制器外，还包括A______、B______运算器和C______管理等部件。

6 当代流行的标准总线内部结构包括：A______总线，B______总线，C______总线和共用总线。

7 每一种外设都是在它自己的A______控制下进行工作，而A则通过B______和C______相连，并受C控制。

8 在计算机系统中，CPU对外围设备的管理处程序查询方式、程序中断方式外，还有A______方式，B______方式，和C______

方式。

三、应用题

1．（11分）证明-[Y]补= +[-Y]补

2．（11分）设A = a n a n-1…a1a0 是已知的（n+1=5）位的二进制原码，其中最高字位为符号位，画出原码转换为补码的电路图。3．（11分）用定量分析方法证明交叉存储器带宽大于顺序存储器带宽。

4．（11分）参见图B12.1的数据通路，画出数据指令“STA,R

1,(R

2

)”的指令周期流程图，器含义是将寄存器R

1

的内容传送至（R

2

）

位地址的贮存单元中。标出各微操作信号序列。

5．（11分）磁盘、磁带、打印机三个设备同时工作，磁盘以30μs的间隔向控制器发DMA请求，磁带以45μs的间隔发DMA 请求，打印机以150μs间隔发DMA请求。假定DMA控制器每完成一次DMA传送所需时间为5μS，画出裸露

DMA控制器工作时空图。

6．（11分）有一台磁盘机，器平均寻道时间为了30ms,平均旋转等待时间为120ms，数据传输速率为500B/ms，磁盘机上存放着1000件每件3000B的数据。现欲把一件数据取走，更新后在放回原地，假设一次取出或写入所需时间为：平均

寻道时间+平均等待时间+数据传送时间。另外，使用CPU更新信息所需时间为4ms,,并且更新时间同输入输出

操作不相重叠。试问：

（1）磁盘上全部数据需要多少时间？

（2）若磁盘及旋转速度和数据传输率都提高一倍，更新全部数据需要多少间？

本科生期末试卷十三

17

一、选择题（每小题1分，共10分）

1．MOS和PMOS场效应管的导电类型分别为______。

A.电子和电子

B.电子和空穴

C.空穴和电子

D.空穴和空穴

2．假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。

A.11001011

B.11010110

C.11000001

D.1100100

3．运算器的主要功能是进行______。

A.逻辑运算

B.算术运算

C.逻辑运算与算术运算

D.初等函数的运算

4．某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是______。

A.0~64K

B.0~32K

C.0~64KB

D.0~32KB

5．主存贮器和CPU之间增加cache的目的是______。

A.解决CPU和主存之间的速度匹配问题

B.扩大主存贮器的容量

C.扩大CPU中通用寄存器的数量

D.既扩大主存的容量，又扩大CPU通用寄存器的数量

6．用于对某个寄存器中操作数的寻址方式称为______寻址。

A.直接

B.间接

C.寄存器直接

D.寄存器间接

7．异步控制常用于______作为其主要控制方式。

A.在单总线结构计算机中访问主存与外围设备时

B.微型机的CPU控制中

C.组合逻辑控制的CPU中

D.微程序控制器中

8．系统总线中地址线的功能是______。

A.选择主存单元地址

B.选择进行信息传输的设备

C.选择外存地址

D.指定主存和I/O设备接口电路的地址

9．在微型机系统中，外围设备通过______与主板的系统总线相连接。

A.适配器

B.设备控制器

C.计数器

D.寄存器

10．发生中断请求的条件是______。

A.一条指令执行结束

B.一次I/O操作结束

C.机器内部发生故障

D.一次DMA操作结束

二、填空题（每小题3分，共24分）

1．微程序控制器主要由A______，B______和C______三大部分组成。

2．移码表示法主要用于表示A______数的阶码E，以利于比较两个B______数的大

小和C______操作。

3．存储器的技术指标有A______、B______和C______存储器带宽。

4．寻址方式根据操作数的A______位置不同，多使用B______型和C______型。

5．当今的CPU芯片，除了包括定点运算器和控制器外，还包括A______，B______

运算器和C______管理等部件。

6．PCI总线采用A______协议和B______仲裁策略，具有C______能力。

7．不同的CRT显示标准所支持的最大A______和B______数目是C______的。

8．中断处理过程可以A______进行。B______的设备可以中断C______的中断服务程序。

三．应用题

1．（11分）已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。

2．（11分）某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请

分别按下述两种方式写出C4C3C2C1的逻辑表达式。

（1）串行进位方式

（2）并行进位方式

3．（11分）指令格式结构如下所示，试分析指令格式及寻址方式特点。

4．（11ALU为16位的加法器（高电平工作），S A 、S B为16位锁存器，4个通用寄存器由D触发器组成，O端输出，其读写控制如下表所示：

18

19

（2）画出ADD ，SUB 两条微指令程序流程图（不编码）。

5．（11分）CPU 响应中断应具备哪些条件？画出中断处理过程流程图。

6．（11分）CPU 执行一段程序时，cache 完成存取的次数为5000次，主存完成存取的次数为200次。已知cache 存取周期为

40ns ，主存存取周期为160ns 。求：

1．ache 命中率H ，

2．Cache/主存系统的访问效率e ，

3．平均访问时间Ta 。

本科生期末试卷十四

一、 选择题（每小题1分，共10分）

1． 某寄存器中的值有时是地址，因此只有计算机的______才能识别它。

A.译码器

B.判别程序

C.指令

D.时序信号

2． 若[X]补=11010011，则X 的十进制数真值是______。

A.71

B.48

C.65

D.63

3． 按其数据流的传送过程和控制节拍来看，陈列乘法器可认为是______。

A.全串行运算的乘法器

B.全并行运算的乘法器

C.串-并行运算的乘法器

D.并-串行运算的乘法器

4． 存贮单元是指______。

A.存放一个二进制信息位的存贮元

B.存放一个机器字的所有存贮元集合

C.存放一个字节的所有存贮元集合

D.存放两个字节的所有存贮元集合

5． 相联存贮器是按______进行寻址的存贮器。

A.地址指定方式

B.堆栈存取方式

C.内容指定方式

D.地址指定与堆栈

6． 寄存器间接寻址方式中，操作数处在______。

A.通用寄存器

B.主存单元

C.程序计数器

D.堆栈

7． 下面描述的RISC 机器基本概念中不正确的句子是______。

A.RISC 机器不一定是流水CPU

B.RISC 机器一定是流水CPU

C.RISC 机器有复杂的指令系统

D.CPU 配置很少的通用寄存器

8． 描述当代流行总线结构中基本概念不正确的句子是______。

A.当代流行总线的结构不是标准总线

B.当代总线结构中，CPU 和它私有的cache 一起作为一个模块与总线相连

C.系统中只允许有一个这样的CPU 模块

9． CRT 的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量是______。

A.512KB

B.1MB

C.256KB

D.2MB

10． 一台计算机对n 个数据源进行分时采集，送入主存，然后分时处理。采集数据时，最好的方案是使用______。

A.堆栈缓冲区

B.一个指针的缓冲区

C.两个指针的单缓冲区

D.几个指针的几个缓冲区

二、 填空题（每小题3分，共24分）

1． 计算机系统中的存储器分为A______和B______。在CPU 执行程序时，必须将指

令存放在C______中。

2． 为了实现运算器的A______，采用了B______进位、C______乘除法等并行技术。

3． 闪速存储器能提供高性能、低功耗、高可靠性以及A______能力，为现有的B_____

_体系结构带来巨大变化，因此作为C______用于便携式电脑中。

4．栈是一种特殊的A______寻址方式，它采用B______原理。按结构不同分为C_____

_堆栈和存储器堆栈。

5．硬联线控制器的设计方法是：先设计A______流程图，再利用B______写出综合

逻辑表达式，然后用C______等器件实现。

6． 单处理器系统中的总线可以分为三类，CPU 内部连接各寄存器及运算部件之间的总线称为A______；中、低速I/O 设备

之间相互连接的总线称为B______；同一台计算机系统内的高速功能部件之间相互连接的总线称为C______。

7． CPU 中，保存当前正在执行的指令的寄存器为A______，保存当前正在执行的指令的地址的寄存器为B______，保存CPU

访存地址的寄存器为C______。

8． DMA 技术的出现，使得A______可以通过B______直接访问C______。

三、应用题

1. （11分）设有两个浮点数N 1=2j1×S 1，N 2=2j2×S 2，其中阶码2位，阶符1位，尾数4位，数符1位。设

j 1=(-10)2 S 1=(+0.1001)2

j 2=(+10)2 S 2=(+0.1011)2

求N 1×N 2，写出运算步骤及结果，积的尾数占4位，要规格化结果，根据原码阵列

乘法器的计算步骤求尾数之积。

2. （11分）CPU 执行一段程序时，cache 完成存取的次数为3800次，主存完成存取的次数为200次，已知cache 存取周期为

50ns，主存为250ns，求cache / 主存系统的效率和平均访问时间。

3.（11分）指令格式结构如下，试分析指令格式及寻址方式特点。

B14.1，已知P（1）

图B14。1

的条件是指令寄存器OP字段，即IR0，IR1，P（2）的条件码是进位寄存器CJ，请设计画出微程序控制器地址转移逻辑图。

5.（11分）某机器的中断系统采用一级链路排队，优先级别由设备距CPU的物理位置决定（远低近高），如图B14.2所示，DVC

0是打印机……如在某一时刻，扫描仪和打印机均产生一个事件，试问IRQ上的请求是谁发的？为什么？这一是扫描仪，DVC

1

结论总是成立吗?

图14.2

6.（11分）已知某磁盘存储器转速为2400转/分，每个记录面道数为200道，平均查找时间为60ms，每道存储容量为96Kbit，

求磁盘的存取时间与数据传播率。

本科生期末试卷十五

一、选择题（每小题1分，共10分）

1．下列数中最大的数为______。

A.（10010101）2

B.（227）8

C.（96）8

D.（143）5

2．IEEE754标准规定的32位浮点数中，符号位为1位，阶码为8位，则它所能表示的最大规格化正数为______。

A．+（2 – 223）×2+127B．+（1 – 223）×2+127C．+（2 – 223）×2+255

D．2+127 + 227

3．四片74181ALU和一片74182CLA器件相配合，具有如下进位传送功能______。

A.行波进位

B.组内先行进位，组间先行进位

C.组内先行进位，组间行波进位

D.组内行波进位，组间先行进位

4．某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是______。

A.0-1M

B.0-4MB

C.0-4M

D.0-1MB

5．以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传

输率最高的是______。

A.DRAM

B.SRAM

C.闪速存储器

D.EPROM

6．位操作类指令的功能是______。

A.对CPU内部通用寄存器或主存某一单元任一位进行状态检测（0或1）

B.对CPU内部通用寄存器或主存某一单元任一位进行状态强置（0或1）

C.对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置

20

21 D.进行移位操作

7． 操作控制器的功能是______。

A.产生时序信号

B.从主存取出一条指令

C.完成指令操作的译码

D.从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令

8． 采用串行接口进行七位ASC Ⅱ码传送，带有一位奇偶校验位为1位起始位和1位停止位，当波特率为9600波特时，字

符传送速率为______。

A.960

B.873

C.1371

D.480

9． 3.5英寸软盘记录方式采用____________。

A.单石双密度

B.双石双密度

C.双面高密度

D.双石单密度

10．通道对CPU 的请求形式是______。

A.自陷

B.中断

C.通道命令

D.跳转指令

二、 填空题（每小题3分，共24分）

1． {（26）16∨（63）16}⊕（135）8的值是A ______。

2． Cache 是一种A ______存储器，是为了解决CPU 和主存之间B ______不匹配而采用的一项重要的硬件技术。现发展为

C ______体系。

3． 一个较完善的指令系统应包含A ______类指令，B ______类指令，C ______类指令，程序控制类指令，I/O 类指令，字符

串类指令，系统控制类指令。

4． 并行处理技术已经成为计算机发展的主流。它可贯穿于信息加工的各个步骤和阶段概括起来，主要有三种形式：A ______

并行；B ______并行；C ______并行。

5． 为了解决多个A ______同时竞争总线，B ______必须具有C ______部件。

6． 磁表面存储器主要技术指标有：A ______，B ______，C ______和数据传输速率。

7． DMA 控制器按其A ______结构，分为B ______型和C ______型两种。

8． 主存与cache 的地址映射有A ______，B ______，C ______三种方式。

三、应用题

1. （11分）设[X]补=01111，[Y]补=11101，用带求补器的补码阵列乘法器求出乘积

X ·Y=？并用十进制数乘法验证。

2. （11分）指令格式如下所示。OP 为操作码字段，试分析指令格式特点。

3. （11分）如图B15.1（A ）是某SRAM 的写入时序图，其中R/W 是读写命令控制线，当R/W 线为低电平时，存贮器按给定地址把数据线上的数据写入存贮器。请指出图中写入时序的错误，并画出正确的写入时序图。

图B15.1

4. （11分）如图B1

5.2是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行几重？并分析图中的中断过程。

图B15.2

5. （11分）证明：一个m 段流水线处理器和具有m 个并行部件的处理器一样具有同等水平的吞吐能力。

6. （11分）软盘驱动器使用双面双密度软盘，每面有80道，每道15扇区，每个扇区存储512B 。已知磁盘转速为360转/分，

假设找道时间为10-40ms ，今写入38040B ，平均需要多少时间？最长时间是多少？

本科生期末试卷十六

一． 选择题（每小题1分，共10分）

本文来源：https://www.bwwdw.com/article/214e.html